## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Yoshinori MATSUI

**Examiner:** 

Unassigned

Serial No.:

Unassigned

**Group Art Unit:** 

Unassigned

Filed:

Herewith

Docket:

16983

For:

**MEMORY SYSTEM AND DATA** 

TRANSMISSION METHOD

Dated:

August 22, 2003

Commissioner for Patents P. O. Box 1450 Alexandria, VA 223131450

## **CLAIM OF PRIORITY**

Sir:

Applicant in the above-identified application hereby claims the right of priority in connection with Title 35 U.S.C. §119 and in support thereof, herewith submits a certified copy of Japanese Patent Application No. 2002-244322, filed on August 23, 2002.

Respectfully submitted,

Paul J. Esatto, Jr., Reg. No. 30,749

Scully, Scott, Murphy & Presser 400 Garden City Plaza Garden City, New York 11530 (516) 742-4343 PJE:ahs

CERTIFICATE OF MAILING BY EXPRESS MAIL

Express Mail Mailing Label Number:

EV 267607610US

Date of Deposit:

August 22, 2003

I hereby certify that this correspondence is being deposited with the United States Postal Service Express Mail Post Office to Addressee service under 37 C.F.R. §1.10 on the date indicated above and is addressed to the Commissioner For Patents, P.O. Box 1450, Alexandria, VA 22313-1450, Attn: Mail Stop New Patent Applications.

Dated: August 22, 2003

Paul J. Esarto, Jr.

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年 8月23日

出 願 番 号

特願2002-244322

Application Number: [ST. 10/C]:

[JP2002-244322]

出 願 人
Applicant(s):

エルピーダメモリ株式会社

2003年 7月28日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/E

【書類名】

特許願

【整理番号】

22310245.

【提出日】

平成14年 8月23日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 7/00

【発明者】

【住所又は居所】

東京都中央区八重洲二丁目2番1号 エルピーダメモリ

株式会社内

【氏名】

松井 義徳

【特許出願人】

【識別番号】

500174247

【氏名又は名称】

エルピーダメモリ株式会社

【代理人】

【識別番号】

100071272

【弁理士】

【氏名又は名称】

後藤 洋介

【選任した代理人】

【識別番号】

100077838

【弁理士】

【氏名又は名称】 池田 憲保

【手数料の表示】

【予納台帳番号】

012416

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0110118

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 メモリシステム及びデータ伝送方法

## 【特許請求の範囲】

【請求項1】 複数のメモリ回路を搭載したモジュールと、前記複数のメモリ回路を制御するコントローラとを備えたメモリシステムにおいて、前記モジュールには、前記コントローラとデータ伝送用のデータ配線によって接続された少なくとも一つのバッファが搭載されており、前記モジュールでは、前記バッファと前記複数のメモリ回路とが内部データ配線によって接続されていることを特徴とするメモリシステム。

【請求項2】 請求項1において、前記モジュールには、前記バッファが複数個配置されており、複数個のバッファはそれぞれ前記データ配線により、前記コントローラと接続されていることを特徴とするメモリシステム。

【請求項3】 請求項1又は2において、前記バッファは、更に、コマンド・アドレス配線及びクロック配線によって、前記コントローラと接続されていることを特徴とするメモリシステム。

【請求項4】 請求項3において、前記バッファは、前記コマンド・アドレス配線及びクロック配線にそれぞれ対応した内部コマンド・アドレス配線及び内部クロック配線により、前記モジュールの各メモリ回路と接続されていることを特徴とするメモリシステム。

【請求項5】 請求項4において、前記内部コマンド・アドレス配線及び前記内部クロック配線は前記モジュールの複数のメモリ回路に共通に使用されることを特徴とするメモリシステム。

【請求項6】 請求項1乃至5のいずれかにおいて、前記メモリ回路は、DRAMであり、前記メモリコントローラと前記バッファとの間の前記データ配線には、双方向にデータが送受されることを特徴とするメモリシステム。

【請求項7】 複数のメモリ回路をそれぞれ搭載した複数のモジュールと、前記複数のモジュールの各メモリ回路を制御するコントローラとを備えたメモリシステムにおいて、前記各モジュールには、少なくとも一つのバッファが設けられており、当該各モジュールのバッファは、他のモジュールのバッファ及び/又

は前記コントローラとデータ伝送用のデータ配線により接続されていることを特 徴とするメモリシステム。

【請求項8】 請求項7において、前記各モジュールのバッファは、他のモジュールのバッファ及び/又は前記コントローラとコマンド・アドレス配線及びクロック配線によって接続されていることを特徴とするメモリシステム。

【請求項9】 請求項7又は8において、前記データ配線は、前記複数のモジュール上のバッファと前記メモリコントローラとをカスケード接続することによってディジーチェーンを構成していることを特徴とするメモリシステム。

【請求項10】 請求項7において、前記複数のモジュールの各バッファは、前記データ配線により、直接、前記メモリコントローラに接続されていることを特徴とするメモリシステム。

【請求項11】 請求項10において、前記複数のモジュールの各バッファは、更に、コマンド・アドレス配線及びクロック配線によって、直接、前記メモリコントローラに接続されていることを特徴とするメモリシステム。

【請求項12】 請求項11において、前記データ配線、前記コマンド・アドレス配線、及び前記クロック配線により、直接、前記メモリコントローラに接続された前記モジュールのバッファに対して、データ配線、コマンド・アドレス配線、及びクロック配線によりカスケード接続された他のモジュール上に配列されたバッファとを有することを特徴とするメモリシステム。

【請求項13】 請求項8乃至12のいずれかにおいて、前記各モジュールの複数のメモリ回路は、複数のランクに区分されており、同一ランクに属する複数モジュールの前記メモリ回路は同時にアクセスの対象となることを特徴とするメモリシステム。

【請求項14】 請求項12又は13のいずれかにおいて、前記データ配線上のデータ伝送速度は、前記各モジュール上の前記バッファと各メモリ回路間の内部データ配線上のデータ伝送速度より速いことを特徴とするメモリシステム。

【請求項15】 請求項14において、前記コマンド・アドレス配線及び前記クロック配線上の伝送速度は、当該コマンド・アドレス配線及びクロック配線にそれぞれ対応して前記バッファと各メモリ回路間の伝送速度よりも速いことを

特徴とするメモリシステム。

【請求項16】 請求項14において、前記データ配線には、複数のモジュールのバッファに対するデータがパケット化されて伝送され、前記バッファではパケット化されたデータを分離することを特徴とするメモリシステム。

【請求項17】 請求項15において、前記コマンド・アドレス配線及び前記クロック配線は、複数のモジュールのバッファに対するコマンド・アドレス及びクロックがパケット化して伝送され、前記バッファは、前記コマンド・アドレスを分離すると共にクロックを分周する機能を備えていることを特徴とするメモリシステム。

【請求項18】 バッファ及び当該バッファに接続されたメモリ回路とを搭載したモジュールと、該モジュール上の前記バッファに接続されたメモリコントローラとを備え、前記メモリコントローラと前記バッファとの間の伝送速度は、前記モジュール上の前記バッファと、当該バッファに接続されたメモリ回路との間の伝送速度より速いことを特徴とするメモリシステム。

【請求項19】 請求項18において、前記バッファを有するモジュールは、複数個配列されており、前記各モジュールのバッファは、前記メモリコントローラに対して、順次、データ配線、コマンド・アドレス配線、及び、クロック配線により、カスケード接続され、更に、各モジュールでは、前記メモリ回路と前記バッファとが内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続され、前記データ配線、コマンド・アドレス配線、及び、クロック配線上の伝送速度は、前記内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線上の伝送速度よりも速いことを特徴とするメモリシステム。

【請求項20】 請求項19において、前記各モジュールに搭載される前記メモリ回路は、DRAMであり、該各モジュール上において、当該モジュールのバッファとDRAMとの間には、互いに衝突しないタイミングで双方向にデータフェーズ信号が送信されており、前記DRAM及びバッファでは、受信したデータフェーズ信号を基準として、内部クロックを生成し、該内部クロックにしたがって、データの受送信を行うことを特徴とするメモリシステム。

【請求項21】 第1の内部クロックにしたがってデータの受信を行う第1のデバイスと、第2の内部クロックにしたがってデータの受信を行う第2のデバイスとを備え、第1及び第2のデバイスとの間で、双方向にデータの送受を行うデータ伝送方法において、第1及び第2のデバイス間で、同一配線上に、互いに衝突しないタイミングで連続的に第1及び第2のデータフェーズ信号を双方向に送信しておき、第1のデバイスでは、前記第1のデータフェーズ信号のタイミングを参照して、データを第2のデバイスに送信し、他方、第2のデバイスでは、前記第2のデータフェーズ信号のタイミングを参照して、データを第1のデバイスに送信することを特徴とするデータ伝送方法。

【請求項22】 請求項21において、前記第2のデバイスでは、受信した第1のデータフェーズ信号にしたがって、前記第2の内部クロックを生成し、該第2の内部クロックにしたがって、前記第1のデバイスからのデータを受信する一方、前記第1のデバイスでは、受信した第2のデータフェーズ信号にしたがって、前記第1の内部クロックを生成し、該第1の内部クロックにしたがって、前記第2のデータフェーズ信号を生成すると共に、第2のデバイスからのデータを受信することを特徴とするデータ伝送方法。

【請求項23】 請求項21又は22において、前記第1のデバイスでは、 双方向に伝送される第1及び第2のデータフェーズ信号のうち、当該第1のデバイスから出力される第1のデータフェーズ信号をサブレスし、他方、前記第2のデバイスでは、双方向に伝送される第1及び第2のデータフェーズ信号のうち、 当該第2のデバイスから出力される第2のデータフェーズ信号をサブレスすることを特徴とするデータ伝送方法。

【請求項24】 請求項21乃至23のいずれかにおいて、前記第1及び第2のデバイスは、それぞれ、バッファ及びDRAMであり、前記DRAMには外部クロックが与えられており、当該外部クロックと受信した前記第1のデータフェーズ信号とにより、前記第2のクロックを生成することを特徴とするデータ伝送方法。

【請求項25】 請求項21乃至23のいずれかにおいて、前記第1及び第2のデバイスは、DLLを使用して、前記第2及び第1のデータフェーズ信号か

ら第1及び第2の内部クロックを生成することを特徴とするデータ伝送方法。

【請求項26】 第1及び第2のデバイスとの間で、データの送受を行うデータ伝送システムにおいて、第1及び第2のデバイスの送信側は、前記データの送信の際、前記データの送信とは無関係に連続的に、前記データの所定の位相をあらわすデータフェーズ信号を送信する手段を備え、前記第1及び第2のデバイスの受信側は、前記データフェーズ信号に基づいて、前記受信側の内部クロックを再生し、再生された内部クロックにしたがって前記データを受信する手段を備えていることを特徴とするデータ伝送システム。

【請求項27】 第1及び第2のデバイスとの間で、双方向にデータの送受を行うデータ伝送システムにおいて、第1及び第2のデバイスは、それぞれ、前記データの送信の際、前記データの送信とは無関係に連続的に、前記データの所定の位相をあらわすデータフェーズ信号を送信し、当該データフェーズに基づいて、前記データを送信する送信手段を備え、前記第1及び第2のデバイスは、それぞれ、前記データフェーズ信号に基づいて、前記受信側の内部クロックを再生し、再生された内部クロックにしたがって前記データを受信する受信手段を備えていることを特徴とするデータ伝送システム。

【請求項28】 請求項27において、前記第1及び第2のデバイスは、それぞれ、バッファ及びDRAMであり、前記バッファの送信手段は、前記データフェーズ信号として、前記DRAMに対して、書込データフェーズ信号を出力する手段を有すると共に、前記バッファの受信手段は、前記データフェーズ信号として、前記DRAMからの読出データフェーズ信号を受信する手段を有しており、前記DRAMの受信手段は、前記書込データフェーズ信号から、前記データ受信用の内部クロックを再生する手段と、当該再生された内部クロックに応じて、前記データを受信する手段とを備え、更に、前記DRAMの送信手段は、受信した前記書込データフェーズ信号に依存したタイミングで、前記データフェーズ信号として、読出データフェーズ信号を出力する手段を有していることを特徴とするデータ伝送システム。

【請求項29】 請求項28において、前記書込データフェーズ信号及び前記読出データフェーズ信号とは互いに異なるタイミングで、双方向に、同一の信

号線上に送信されることを特徴とするデータ伝送システム。

【請求項30】 請求項28において、前記書込データフェーズ信号及び前記読出データフェーズ信号とは互いに異なるタイミングで、双方向に、互いに異なる信号線上に送信されることを特徴とするデータ伝送システム。

【請求項31】 請求項28乃至30のいずれかにおいて、前記バッファの前記読出データフェーズ信号受信手段は、バッファ内部クロックと前記読出データフェーズ信号とからデータ受信用バッファ内部クロックを再生する手段を備え、他方、前記DRAMの読出データフェーズ信号出力手段は、外部クロックと、受信した前記書込データフェーズ信号とから前記読出データフェーズ信号を出力するDRAM内部クロックを再生する手段を有していることを特徴とするデータ伝送システム。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、高速で動作を可能にする構成を備えたメモリシステム、及び、当該 メモリシステムに使用されるデータ伝送方法に関する。

[0002]

## 【従来の技術】

従来、この種のメモリシステムにおいては、高速且つ低信号振幅で動作させるインタフェースが検討され、このインタフェースの規格として、SSTL(Stub Series Terminated Transceiver Logic)が提案されている。また、DRAMをメモリ装置として備えたメモリシステムでは、DRAMをより高速で動作させるために、クロックの立ち上がり(前縁)と立下り(後縁)の双方のエッジに同期してデータを入出力することにより、データ伝送速度を2倍にできるDDR(Double Data Rate)方式を採用したものも提案されている。

#### [0003]

従来、上記したSSTL及びDDRを採用したメモリシステムとして、マザーボード上に、複数のメモリモジュールを取り付け、これら複数のメモリモジュールをチップセットと呼ばれるメモリコントローラによって制御する形式のメモリ

システムが提案されている。この場合、各メモリモジュール上には、複数のDRAMが搭載されている。

## [0004]

この種のメモリシステムとして、特開2001-256772(以下、引用文献1と呼ぶ)は、複数のDRAMを搭載したメモリモジュールを複数個マザーボード上に取り付けたメモリシステムを開示している。開示されたメモリモジュールは、矩形形状のメモリモジュール基板の長手方向に並列に配置された複数のDRAMの間に配置されたコマンド・アドレスバッファ、及び、クロックを各DRAMの間に配置されたコマンド・アドレスバッファ、及び、クロックを各DRAMに分配するPLLチップとを備えている。メモリモジュール上の各DRAMは、モジュール基板の短辺方向に延びるモジュールデータ配線に接続され、コマンド・アドレスバッファ及びPLLチップは、それぞれモジュール基板の短辺方向に延びるモジュールコマンド・アドレスに線及びモジュールクロック配線に接続されている。更に、コマンド・アドレスにッファ及びPLLチップから各DRAMに対して、コマンド・アドレス及びクロックを分配するために、モジュールコマンド・アドレス分配配線及びモジュールクロック分配配線がモジュール基板の長辺方向に引き出されている。

#### [0005]

この構成では、データ信号は、モジュール基板上に設けられたメモリコントローラから、各メモリモジュール上のDRAMに対して直接与えられ、コマンド・アドレス信号及びクロック信号は、メモリコントローラからそれぞれコマンド・アドレスバッファ及びPLLチップを介して各メモリモジュール上のDRAMに与えられる。上記したメモリモジュールを使用したメモリシステムは、単一のメモリモジュールを考慮した場合、マザーボード上の信号配線に対してメモリモジュール上において殆ど分岐配線を形成する必要がないため、分岐配線で生じる好ましくない信号反射による波形の乱れを軽減できると言う利点がある。更に、アクセス時間を短縮できると言う利点もある。

## [0006]

また、特開平10-293635号公報(以下、引用文献2と呼ぶ)には、メモリコントローラと複数のメモリモジュールとをマザーボード上に搭載したメモ

リシステムが開示されている。開示されたメモリシステムは、メモリコントローラから出力されるクロック信号とデータ信号との伝搬時間を揃えることにより、各メモリモジュールのセットアップ時間、ホールド時間を確保し、高速信号転送を可能にしている。更に、引用文献2には、クロックを安定に供給する方法として、メモリモジュール又はメモリLSI内で、入力されたクロックの2逓倍のクロックを生成し、生成されたクロックに同期してSDRAMの信号及び出力を制御することも記載されている。このため、引用文献2、図28には、メモリコントローラで周波数2¢のクロックを発生し、当該クロックを周波数ýに2分周してメモリモジュールに伝送することが記載されている。

## [0007]

また、引用文献2、図34には、メモリコントローラからのクロック周波数をメモリモジュールにおいて2倍にして、メモリモジュールのメモリに供給することも記載されている。このように、引用文献2は、メモリコントローラとメモリモジュールとの間では、所定周波数のクロックを送受し、当該クロックをSDRAMのようなメモリ或いはメモリコントローラにおいて、当該所定周波数のクロックを2倍の周波数にすることが開示されている。換言すれば、引用文献2では、メモリ内のクロック周波数よりも低い周波数をメモリモジュールとメモリコントローラ間で送受することが記載されている。

### [0008]

#### 【発明が解決しようとする課題】

引用文献1に記載されたメモリモジュールのように、モジュール基板に短辺方向に延びるモジュールデータ配線と、コマンド・アドレスバッファ及びPLLチップからそれぞれDRAM上に引き出されるモジュールコマンド・アドレス分配配線及びモジュールクロック分配配線とは長さが異なるため、データは、コマンド・アドレス及びクロック信号との異なるタイミングで各DRAMに到達することになり、タイミングの調整が困難である。

#### [0009]

また、引用文献2のように、メモリモジュール内のクロック周波数よりも低い 周波数のクロックをメモリコントローラとメモリモジュールとの間で送受したの では、データの転送時間が長くなってしまう。更に、引用文献2の構成では、データの転送速度はメモリの動作速度を越えることができないため、高速化並びに搭載できるメモリモジュールの数に限界が生じてしまう。また、両引用文献は、メモリコントローラとメモリモジュール間で、データを高速に伝送する手法について何等開示していない。

## [0010]

本発明の目的は、各メモリモジュール内におけるデータと、コマンド・アドレス、クロック信号とのタイミングの調整を容易に行うことができるメモリシステムを提供することである。

## $[0\ 0\ 1\ 1]$

本発明の他の目的は、分岐及びインピーダンスミスマッチによる反射信号を低減でき、結果として、高速で動作可能なメモリシステムを提供することである。

### $[0\ 0\ 1\ 2]$

本発明の更に他の目的は、モジュール内に設けられた2つの回路間で、高速で データを転送できるデータ転送方法を提供することである。

### [0013]

本発明の具体的な目的は、メモリモジュール内のバッファとDRAMとの間で データを高速で転送できるデータ転送方法を提供することである。

#### $[0\ 0\ 1\ 4]$

## 【課題を解決するための手段】

本発明によれば、メモリモジュール上に予め定められた機能を有するバッファを搭載する一方、メモリコントローラとメモリモジュール、メモリモジュールとメモリモジュール間をポイント・ツー・ポイント接続としたメモリシステムが得られる。この構成によれば、高周波での信号品質を改善できると共に、バッファとDRAM間のメモリモジュール上の各信号配線は、電気的に無視できる分岐だけで、他の電気的に影響のある分岐を持たない配線レイアウトにより結線でき、結果的に信号品質を改善することができる。

#### [0015]

更に、本発明によれば、各メモリモジュール上において、双方向データフェー

ズ信号によるデータ送受信方式を用いることにより、より高速のメモリシステム を実現できる。

## [0016]

ここで、メモリモジュール上に単独あるいは複数備えられた本発明に係るバッファについて説明しておく。メモリモジュール上に備えられたバッファには、メモリコントローラとメモリモジュール間、メモリモジュールとメモリモジュール間のデータ配線が、グループ化された形で接続されている。複数のメモリモジュールを備えたメモリシステムでは、隣接するメモリモジュール上のバッファがデータ線により互いにポイント・ツー・ポイントで接続されている。この場合、DRAMのデータ周波数に対してn倍速でデータ信号が、データ線上に伝達される。また、パケットに圧縮されることにより多重化されたデータ線の本数は1/n本程度に削減される(実際には割り切れない場合等があるので必ずしも1/nではない)。

## [0017]

一方、コマンド・アドレス配線は、データ配線のグループ毎に、メモリコントローラと各メモリモジュールのバッファ間に接続されており、データ配線と同様にメモリコントローラとメモリモジュール間、メモリモジュールとメモリモジュール間には、互いにポイント・ツー・ポイントで接続されている。コマンド・アドレス信号はDRAMのコマンド・アドレス信号周波数に対してm倍速で信号伝達され、また、パケットに圧縮されると、信号線の本数は1/m程度に削減される(この場合も、実際には割り切れない場合等があるので必ずしも1/mではない)。

## [0018]

各メモリモジュール上に設けられたバッファは、メモリコントローラ或いは前段メモリモジュールからのデータ、コマンド・アドレス信号を受信し、メモリモジュール上のDRAMに対して、データ、コマンド・アドレス信号のパケットをエンコードして、DRAMに対応する信号数にし、1/n,1/m倍の周波数で送信する機能を有する。更に、カスケード接続される次段メモリモジュールに対してコマンド・アドレス信号を伝達送信する機能、また、次段メモリモジュール

とデータ信号を双方向で受送信する機能をもバッファには備えられている。メモリモジュール上の各信号は電気的に無視できる分岐以外を有さない配線レイアウトで結線される。データ、コマンド・アドレス信号のパケット送信先の識別はモジュールID信号により行われる。

### [0019]

以下、本発明の特徴となる態様を列挙する。

## [0020]

本発明の第1の態様によれば、複数のメモリ回路を搭載したモジュールと、前記複数のメモリ回路を制御するコントローラとを備えたメモリシステムにおいて、前記モジュールには、前記コントローラとデータ伝送用のデータ配線によって接続された少なくとも一つのバッファが搭載されており、前記モジュールでは、前記バッファと前記複数のメモリ回路とが内部データ配線によって接続されていることを特徴とするメモリシステムが得られる。

### [0021]

本発明の第2の態様によれば、第1の態様において、前記モジュールには、前記バッファが複数個配置されており、複数個のバッファはそれぞれ前記データ配線により、前記コントローラと接続されていることを特徴とするメモリシステムが得られる。

#### $[0\ 0\ 2\ 2]$

本発明の第3の態様によれば、第1又は第2の態様において、前記バッファは、更に、コマンド・アドレス配線及びクロック配線によって、前記コントローラと接続されていることを特徴とするメモリシステムが得られる。

## [0023]

本発明の第4の態様によれば、第3の態様において、前記バッファは、前記コマンド・アドレス配線及びクロック配線にそれぞれ対応した内部コマンド・アドレス配線及び内部クロック配線により、前記モジュールの各メモリ回路と接続されていることを特徴とするメモリシステムが得られる。

#### [0024]

本発明の第5の態様によれば、第4の態様において、前記内部コマンド・アド

レス配線及び前記内部クロック配線は前記モジュールの複数のメモリ回路に共通 に使用されることを特徴とするメモリシステムが得られる。

## [0025]

本発明の第6の態様によれば、第1乃至5の態様のいずれかにおいて、前記メモリ回路は、DRAMであり、前記メモリコントローラと前記バッファとの間の前記データ配線には、双方向にデータが送受されることを特徴とするメモリシステムが得られる。

## [0026]

本発明の第7の態様によれば、複数のメモリ回路をそれぞれ搭載した複数のモジュールと、前記複数のモジュールの各メモリ回路を制御するコントローラとを備えたメモリシステムにおいて、前記各モジュールには、少なくとも一つのバッファが設けられており、当該各モジュールのバッファは、他のモジュールのバッファ及び/又は前記コントローラとデータ伝送用のデータ配線により接続されていることを特徴とするメモリシステムが得られる。

## [0027]

本発明の第8の態様によれば、第7の態様において、前記各モジュールのバッファは、他のモジュールのバッファ及び/又は前記コントローラとコマンド・アドレス配線及びクロック配線によって接続されていることを特徴とするメモリシステムが得られる。

#### [0028]

本発明の第9の態様によれば、第7又は8の態様において、前記データ配線は、前記複数のモジュール上のバッファと前記メモリコントローラとをカスケード接続することによってディジーチェーンを構成していることを特徴とするメモリシステムが得られる。

#### [0029]

本発明の第10の態様によれば、第7の態様において、前記複数のモジュール の各バッファは、前記データ配線により、直接、前記メモリコントローラに接続 されていることを特徴とするメモリシステムが得られる。

## [0030]

本発明の第11の態様によれば、第10の態様において、前記複数のモジュールの各バッファは、更に、コマンド・アドレス配線及びクロック配線によって、直接、前記メモリコントローラに接続されていることを特徴とするメモリシステムが得られる。

## [0031]

本発明の第12の態様によれば、第11の態様において、前記データ配線、前記コマンド・アドレス配線、及び前記クロック配線により、直接、前記メモリコントローラに接続された前記モジュールのバッファに対して、データ配線、コマンド・アドレス配線、及びクロック配線によりカスケード接続された他のモジュール上に配列されたバッファとを有することを特徴とするメモリシステムが得られる。

### [0032]

本発明の第13の態様によれば、第8乃至12の態様のいずれかにおいて、前記各モジュールの複数のメモリ回路は、複数のランクに区分されており、同一ランクに属する複数モジュールの前記メモリ回路は同時にアクセスの対象となることを特徴とするメモリシステムが得られる。

#### [0033]

本発明の第14の態様によれば、第12又は13の態様のいずれかにおいて、 前記データ配線上のデータ伝送速度は、前記各モジュール上の前記バッファと各 メモリ回路間の内部データ配線上のデータ伝送速度より速いことを特徴とするメ モリシステムが得られる。

#### [0034]

本発明の第15の態様によれば、第14の態様において、前記コマンド・アドレス配線及び前記クロック配線上の伝送速度は、当該コマンド・アドレス配線及びクロック配線にそれぞれ対応して前記バッファと各メモリ回路間の伝送速度よりも速いことを特徴とするメモリシステムが得られる。

#### [0035]

本発明の第16の態様によれば、第14の態様において、前記データ配線には 、複数のモジュールのバッファに対するデータがパケット化されて伝送され、前 記バッファではパケット化されたデータを分離することを特徴とするメモリシステムが得られる。

### [0036]

本発明の第17の態様によれば、第15の態様において、前記コマンド・アドレス配線及び前記クロック配線は、複数のモジュールのバッファに対するコマンド・アドレス及びクロックがパケット化して伝送され、前記バッファは、前記コマンド・アドレスを分離すると共にクロックを分周する機能を備えていることを特徴とするメモリシステムが得られる。

## [0037]

本発明の第18の態様によれば、バッファ及び当該バッファに接続されたメモリ回路とを搭載したモジュールと、該モジュール上の前記バッファに接続されたメモリコントローラとを備え、前記メモリコントローラと前記バッファとの間の伝送速度は、前記モジュール上の前記バッファと、当該バッファに接続されたメモリ回路との間の伝送速度より速いことを特徴とするメモリシステムが得られる

### [0038]

本発明の第19の態様によれば、第18の態様において、前記バッファを有するモジュールは、複数個配列されており、前記各モジュールのバッファは、前記メモリコントローラに対して、順次、データ配線、コマンド・アドレス配線、及び、クロック配線により、カスケード接続され、更に、各モジュールでは、前記メモリ回路と前記バッファとが内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続され、前記データ配線、コマンド・アドレス配線、及び、クロック配線上の伝送速度は、前記内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線上の伝送速度よりも速いことを特徴とするメモリシステムが得られる。

#### [0039]

本発明の第20の態様によれば、第19の態様において、前記各モジュールに 搭載される前記メモリ回路は、DRAMであり、該各モジュール上において、当 該モジュールのバッファとDRAMとの間には、互いに衝突しないタイミングで 双方向にデータフェーズ信号が送信されており、前記DRAM及びバッファでは、受信したデータフェーズ信号を基準として、内部クロックを生成し、該内部クロックにしたがって、データの受送信を行うことを特徴とするメモリシステムが得られる。

## [0040]

本発明の第21の態様によれば、第1の内部クロックにしたがってデータの受信を行う第1のデバイスと、第2の内部クロックにしたがってデータの受信を行う第2のデバイスとを備え、第1及び第2のデバイスとの間で、双方向にデータの送受を行うデータ伝送方法において、第1及び第2のデバイス間で、同一配線上に、互いに衝突しないタイミングで連続的に第1及び第2のデータフェーズ信号を双方向に送信しておき、第1のデバイスでは、前記第1のデータフェーズ信号のタイミングを参照して、データを第2のデバイスに送信し、他方、第2のデバイスでは、前記第2のデータフェーズ信号のタイミングを参照して、データを第1のデバイスに送信することを特徴とするデータ伝送方法が得られる。

## [0041]

本発明の第22の態様によれば、第21の態様において、前記第2のデバイスでは、受信した第1のデータフェーズ信号にしたがって、前記第2の内部クロックを生成し、該第2の内部クロックにしたがって、前記第1のデバイスからのデータを受信する一方、前記第1のデバイスでは、受信した第2のデータフェーズ信号にしたがって、前記第1の内部クロックを生成し、該第1の内部クロックにしたがって、前記第2のデータフェーズ信号を生成すると共に、第2のデバイスからのデータを受信することを特徴とするデータ伝送方法が得られる。

#### [0042]

本発明の第23の態様によれば、第21又は22の態様において、前記第1の デバイスでは、双方向に伝送される第1及び第2のデータフェーズ信号のうち、 当該第1のデバイスから出力される第1のデータフェーズ信号をサブレスし、他 方、前記第2のデバイスでは、双方向に伝送される第1及び第2のデータフェー ズ信号のうち、当該第2のデバイスから出力される第2のデータフェーズ信号を サブレスすることを特徴とするデータ伝送方法が得られる。

## [0043]

本発明の第24の態様によれば、第21乃至23の態様のいずれかにおいて、前記第1及び第2のデバイスは、それぞれ、バッファ及びDRAMであり、前記DRAMには外部クロックが与えられており、当該外部クロックと受信した前記第1のデータフェーズ信号とにより、前記第2のクロックを生成することを特徴とするデータ伝送方法が得られる。

### [0044]

本発明の第25の態様によれば、第21乃至23の態様のいずれかにおいて、前記第1及び第2のデバイスは、DLLを使用して、前記第2及び第1のデータフェーズ信号から第1及び第2の内部クロックを生成することを特徴とするデータ伝送方法が得られる。

#### [0045]

本発明の第26の態様によれば、第1及び第2のデバイスとの間で、データの送受を行うデータ伝送システムにおいて、第1及び第2のデバイスの送信側は、前記データの送信の際、前記データの送信とは無関係に連続的に、前記データの所定の位相をあらわすデータフェーズ信号を送信する手段を備え、前記第1及び第2のデバイスの受信側は、前記データフェーズ信号に基づいて、前記受信側の内部クロックを再生し、再生された内部クロックにしたがって前記データを受信する手段を備えていることを特徴とするデータ伝送システムが得られる。

### [0046]

本発明の第27の態様によれば、第1及び第2のデバイスとの間で、双方向に データの送受を行うデータ伝送システムにおいて、第1及び第2のデバイスは、 それぞれ、前記データの送信の際、前記データの送信とは無関係に連続的に、前 記データの所定の位相をあらわすデータフェーズ信号を送信し、当該データフェ ーズに基づいて、前記データを送信する送信手段を備え、前記第1及び第2のデ バイスは、それぞれ、前記データフェーズ信号に基づいて、前記受信側の内部ク ロックを再生し、再生された内部クロックにしたがって前記データを受信する受 信手段を備えていることを特徴とするデータ伝送システムが得られる。

#### [0047]

本発明の第28の態様によれば、第27の態様において、前記第1及び第2のデバイスは、それぞれ、バッファ及びDRAMであり、前記バッファの送信手段は、前記データフェーズ信号として、前記DRAMに対して、書込データフェーズ信号を出力する手段を有すると共に、前記バッファの受信手段は、前記データフェーズ信号として、前記DRAMからの読出データフェーズ信号を受信する手段を有しており、前記DRAMの受信手段は、前記書込データフェーズ信号から、前記データ受信用の内部クロックを再生する手段と、当該再生された内部クロックに応じて、前記データを受信する手段とを備え、更に、前記DRAMの送信手段は、受信した前記書込データフェーズ信号に依存したタイミングで、前記データフェーズ信号として、読出データフェーズ信号を出力する手段を有していることを特徴とするデータ伝送システムが得られる。

### [0048]

本発明の第29の態様によれば、第28の態様において、前記書込データフェーズ信号及び前記読出データフェーズ信号とは互いに異なるタイミングで、双方向に、同一の信号線上に送信されることを特徴とするデータ伝送システムが得られる。

#### [0049]

本発明の第30の態様によれば、第28の態様において、前記書込データフェーズ信号及び前記読出データフェーズ信号とは互いに異なるタイミングで、双方向に、互いに異なる信号線上に送信されることを特徴とするデータ伝送システムが得られる。

## [0050]

本発明の第31の態様によれば、第28乃至30の態様のいずれかにおいて、前記バッファの前記読出データフェーズ信号受信手段は、バッファ内部クロックと前記読出データフェーズ信号とからデータ受信用バッファ内部クロックを再生する手段を備え、他方、前記DRAMの読出データフェーズ信号出力手段は、外部クロックと、受信した前記書込データフェーズ信号とから前記読出データフェーズ信号を出力するDRAM内部クロックを再生する手段を有していることを特徴とするデータ伝送システムが得られる。



# 【発明の実施の形態】

図1及び図2を参照すると、本発明の第1の実施形態に係るメモリシステムの 配線図及び実体図がそれぞれ示されている。更に、図3は、図1及び図2の一部 における配線を詳細に説明するメモリシステムの一部断面図を示している。

## [0052]

図2からも明らかな通り、本発明の第1の実施形態に係るメモリシステムは、マザーボード100上に取り付けられたメモリコントローラ101及びクロック発生器102(図1)とを備えている。また、マザーボード100には、複数のメモリモジュール103(図2及び図3では、4つのメモリモジュール103a、103b、103c、103d)がそれぞれモジュールコネクタ104(図3)を介して搭載されている。

## [0053]

各メモリモジュール103(添字省略)は、モジュール基板上に搭載されたバッファ105、及び、図1及び図2に示されているように、複数のDRAM110とを備えている。図示された例では、バッファ105は、各メモリモジュール103に一つづつ配置され、メモリコントローラ101とバッファ105とは、データ配線(DQ)111、コマンド・アドレス配線(Cmd/Add)112、及び、クロック配線(CLK/CLKB)113によって接続されている。このことからも明らかな通り、図1及び図2に示されたデータ配線111は、直接、各DRAM110に接続されず、バッファ105を介してメモリコントローラ101に接続されている。

#### [0054]

これらデータ配線111、コマンド・アドレス配線112、及び、クロック配線 (CLK/CLKB) 113は、図3に示されているように、メモリコントローラ101からメモリモジュール103aのバッファ105に接続され、当該メモリモジュール103aから次段のメモリモジュール103bのバッファ105に接続されている。以下、同様に、これらの配線は、メモリモジュール103c、103dのバッファ105に順次接続され、終端部を終端抵抗により終端され

、これによって、ディジーチェーンを形成していることが分かる。換言すれば、データ配線111等の配線は、メモリコントローラ101とメモリモジュール103a間、メモリモジュール103aと103bとの間、メモリモジュール103bと103cとの間、メモリモジュール103cと103dとの間のバッファ105に接続され、更に、前段及び次段のバッファ105に対してポイント・ツー・ポイントでカスケード接続されている。

## [0055]

図2に示されているように、データ配線(DQ)111、コマンド・アドレス配線(Cmd/Add)112、及び、クロック配線113はそれぞれマザーボード上の配線部分と、モジュール内のモジュール配線部分とに区分することができる。更に、図示されたメモリシステムでは、各メモリモジュール103a~103dを識別するモジュール識別信号MIDを伝送するモジュール識別用配線114も、メモリコントローラ101とバッファ105との間及びバァファ105間に施されている。

# [0056]

図1に示すように、各メモリモジュール103内のバッファ105と、当該メモリモジュール103に搭載されているDRAM110とは、内部データ配線111'、内部コマンド・アドレス配線112'、及び、内部クロック配線113'によって接続されている。ここで、内部データ配線111'は、メモリモジュール103上のDRAM110と個々に接続されており、他方、内部コマンド・アドレス配線112'、及び、内部クロック配線113'は、それぞれ、バッファ105の左側又は右側に配置されたDRAM110に対して共通に設けられている。

### [0057]

次に、図示されたDRAM110は、それぞれ、8ビット単位でデータの書込、読出を行うことができる×8構成のDRAMであるものとすると、各メモリモジュール103内において、各DRAM110とバッファ105との間では、8ビット単位で、データの送受が行われることになる。

#### [0058]

(1)

図示されたメモリシステムについて、より詳細に説明すると、各メモリモジュール103a、103bは、それぞれ、8個のDRAM110を備え、これら8 個のDRAM110は、各メモリモジュール103a、103bのバッファ105の左右両側に、それぞれ、4個づつ配置されている。更に、メモリコントローラ101とバッファ105との間及びバッファ105間のデータ配線111は、32ビット幅を有している。コマンド・アドレス信号及びモジュール識別信号MIDによって、メモリモジュール103a、103bのどちらかが選択されると、選択された例えば、メモリモジュール103a上の8つのDRAM110が活性化され、合計64ビット幅のデータが、8個のDRAM110とバッファ105との間で、送受可能な状態になる。

# [0059]

一方、図1及び図2に破線で示されたDRAM110が各メモリモジュール103に加えられた場合、バッファ105の左側に4個のDRAM110、右側に5個のDRAMが配置され、メモリコントローラ101とバッファ105との間及びバッファ105間のデータ配線111は、36ビット幅を有している。この構成において、コマンド・アドレス信号及びモジュール識別信号MIDによって、メモリモジュール103a、103bのどちらかが選択されると、選択された例えば、メモリモジュール103a上の9つのDRAM110が活性化され、合計72ビット幅のデータが、9個のDRAM110とバッファ105との間で、送受可能な状態になる。

### [0060]

このように、図1及び図2に示されたメモリシステムは、各メモリモジュール 103a、103b上の8個又は9個のDRAM110が、同時的にアクセス可 能なランクを形成していることが分かる。

## [0061]

次に、図1及び図2を参照して、メモリコントローラ101とメモリモジュール103aとの間の配線、及び、隣接するメモリモジュール103間の配線について更に説明する。まず、データ配線111について説明すると、バッファ105とDRAM110間では、64ビット或いは72ビット幅のデータが内部配線

111'を介して送受されるにも拘わらず、メモリコントローラ101とバッファ105間、及び、バッファ105間のデータ配線111は、図1及び図2に示されているように、32ビット幅或いは36ビット幅である。

## [0062]

このことは、データ配線111上には、DRAM110のデータ周波数、即ち、動作速度よりも速い伝送速度で多重化或いはパケットに圧縮されて、データ信号が送受されることを意味している。図示された例では、DRAM110の動作速度に対してn倍の速度で、データがデータ配線111上にデータが伝達されている(ここで、nは正整数である)。このように、パケットに圧縮されると、データ配線の本数は1/n本程度に削減される(実際には割り切れない場合等があるので必ずしも1/nではない)。

## [0063]

他方、コマンド・アドレス配線112は、データ配線111と同様にメモリコントローラ101とメモリモジュール103との間、隣接したメモリモジュール103の間をポイント・ツー・ポイント接続している。コマンド・アドレス配線112には、コマンド・アドレス信号が、DRAM110のコマンド・アドレス信号が、DRAM110のコマンド・アドレス信号周波数に対してm倍の速度(mは正整数)で信号伝達され、また、パケットに圧縮されると、当該信号線の本数は1/m程度に削減される(この場合も実際には割り切れない場合等があるので必ずしも1/mではない)。

#### $[0\ 0\ 6\ 4]$

各メモリモジュール103上に設けられたバッファ105は、メモリコントローラ101、或いは、前段メモリモジュール103からのデータ、コマンド・アドレス信号を受信し、各メモリモジュール103上のDRAM110に対して、データ、コマンド・アドレス信号のパケットをエンコードしてDRAMに対応する信号数にする機能を備えている。また、バッファ105は、エンコードされたデータ、コマンド・アドレス信号を1/n、1/m倍の周波数に分周し、DRAM110に送信する機能を有する。

#### [0065]

更に、バッファ105は、カスケード接続される次段メモリモジュール103

に対してコマンド・アドレス信号を伝達、送信する機能、次段メモリモジュールとデータ信号を双方向で受送信する機能、並びに、データ、コマンド・アドレス信号のパケット送信先をあらわすモジュール識別信号MIDを識別する機能をも備えている。バッファ105における分周、識別等の機能は、通常の技術を用いて容易に実現できるから、ここでは詳述しない。いずれにしても、メモリモジュール103上の各配線は電気的に無視できる分岐以外を有さない配線レイアウトで結線される。

# [0066]

次に、図2を参照して、各配線における伝送速度の具体例について説明する。 先ず、各メモリモジュール 1 0 3 上の D R A M 1 1 0 は、S D R A M であるもの とし、クロックの前縁及び後縁の双方に同期してデータの入出力を行う D D R ( Double Data Rate)方式を採用しているものとする。更に、各メモリモジュール 1 0 3 におけるバッファ 1 0 5 と各 D R M 1 1 0 間の内部クロック配線 1 1 3' 上に、 6 6 6 M H z の内部クロック周波数が与えられるものとすると、内部データ配線 1 1 1'上には、 1 2 3 G b p s のデータ伝送速度、即ち、 1 2 3 G H z のデータ間波数でデータが送受され、また、内部コマンド・アドレス配線 1 1 2'には、 6 6 6 M b p s のコマンド・アドレス信号がバッファ 1 0 5 から供給される。

## [0067]

この例では、マザーボード100に布線されたクロック配線113には、内部クロック周波数を2逓倍した1.33GHzのクロック周波数を有するクロック113がメモリコントローラ101から与えられるものとする。図2に示されているように、データ配線111及びコマンド・アドレス配線112には、クロック周波数の2倍に等しい2.66Gbpsの伝送速度で、データ及びコマンド・アドレス信号が供給され、内部データ配線111,及び内部コマンド・アドレス配線112,の伝送速度は、それぞれ、1.33Gbps及び666Mbpsである。したがって、図示された例は、n=2、m=4の場合であることが分かる

# [0068]

このように、マザーボード上における信号を多重化し、高周波伝送を行うことにより、マザーボード上の配線数を減少させることができる。データ配線111は信号を2重化するこどで、1/2、コマンド・アドレス配線112は、信号を4重化することで、1/4に減らすことができる。また、データを2重化することにより、32ビット幅のデータ配線(又は36ビット幅のデータ配線)では、64ビット(又は72ビット)構成のメモリシステムとして動作させることができる。

# [0069]

図1~3に示されたメモリシステムは、モジュールコネクタ104(図3)からバッファ105に対して、32又は36ビット幅のデータ信号を入出力するレイアウト構成が必要となる。前述したように、メモリモジュール103上の内部データ配線111,と、内部クロック配線113,及びコマンド・アドレス配線112,はともに電気的に無視できる分岐以外を有さない配線レイアウトで結線されているが、内部データ配線111,と、内部クロック配線113,及びコマンド・アドレス配線112,に接続されるDRAMの数が互いに異なるため、負荷の違いによる信号伝播時間の差が高周波数動作時に問題となることも考えられる。また、図1及び2からも明らかな通り、クロックおよびコマンド・アドレス信号は、各メモリモジュール103上の全てのDRAM110に与えられるため、トータルの入力負荷が大きく、高周波数動作時に問題が生じることも考えられる。

# [0070]

図4及び図5を参照すると、本発明の第2の実施形態に係るメモリシステムは、上記した第1の実施形態に係る問題を軽減できる構成を備えている。図示されたメモリシステムは、各メモリモジュール103a~103d(図5)に、2つのバッファ105a及び105bを備えている点で、第1の実施形態に係るメモリシステムとは異なっている。具体的に説明すると、メモリモジュール103a及び103bのバッファ105a及び105bは、その左右両側に配置された複数のDRAM110aと、内部データ配線(DQ)111'、内部コマンド・アドレス配線112'、及び、内部クロック配線113'により接続されている。

# [0071]

図示された例では、各メモリモジュール103内のDRAM110aは、バッファ105a又は105bと内部データ配線(DQ)111'により個別に接続され、更に、内部コマンド・アドレス配線112'及び内部クロック配線113'により、バッファ105a又は105bの左右に共通に接続されている。

# [0072]

更に、各メモリモジュール103内のバッファ105a及び105bは、第1の実施形態と同様に、メモリコントローラ101又は次段のメモリモジュールと、データ配線111、コマンド・アドレス配線112、及び、クロック配線113により接続されている。この構成は図3に示された接続関係と同様であり、結果として、各メモリモジュール103のバッファ105a、105bは、それぞれ、他のメモリモジュール103のバッファ105a、105bと互いにポイント・ツー・ポイントで接続されている。即ち、データ配線111、コマンド・アドレス配線112、及び、クロック配線113は、順次、次段のバッファ105a、105bにカスケード接続され、ディジーチェーンを構成している。

# [0073]

図5に示された例では、8ビット単位でデータを入出力する×8構成のDRA M110 aが各メモリモジュール103上に搭載されており、各DRAM110 aは内部クロック配線113'を介して与えられるクロック周波数666MHz のクロックにしたがって入出力動作を行う。この結果、内部コマンド・アドレス配線112'及び内部データ配線111'には、それぞれ、666MHz及び1.33GHzの伝送速度で、コマンド・アドレス信号及びデータが伝送される。

# [0074]

一方、メモリコントローラ101と、メモリモジュール103 aのバッファ105 a、105 bとは、データ配線111、コマンド・アドレス配線112、クロック配線113、及びモジュール識別配線114によって接続されている。更に、これらの配線は、次段のメモリモジュール103 bのバッファ105 a、105 bに延び、更に、図5の後方に示されたメモリモジュール103 c、103 dのバッファ105 a、105 bにも接続されている。このように、データ配線111は、コマンド・アドレス配線112、及び、クロック配線113と共に2

つのバッファ105a、105bに集中的に、即ち、グループ化して接続されている。

# [0075]

図5では、クロック配線113上に、1.33GHzの周波数を有するクロックが与えられ、また、コマンド・アドレス配線112及びデータ配線111には、2.66Gbpsの伝送速度でコマンド・アドレス信号及びデータが入出力される。したがって、各バッファ105a、105bは、メモリコントローラ101からのクロック、コマンド・アドレス信号、データを2又は4個の信号にパラレル化することにより、内部クロック、内部コマンド・アドレス信号、及び、内部データを生成できることが分かる。

# [0076]

この構成では、各メモリモジュール103のバッファ105a及び105bを同時に動作させることにより、第1の実施形態と同様に、32ビット幅或いは36ビット幅で、データの入出力を行うメモリシステムを構成することができる。32ビット幅のデータを送受するメモリシステムの場合、メモリモジュール103の各バッファ105a、105bの両側に、それぞれ2つの×8構成のDRAM110aが配置され、各メモリモジュール103が選択されると、両バッファ105a、105bによって、各メモリモジュール103上の合計8個のDRAM110aが活性化され、64ビット幅のデータがバッファ105a、105bと8個のDRAM110aとの間で送受可能になる。図示された例では、メモリコントローラ101とバッファ105a、105bとは、それぞれ、16ビット幅のデータ配線111により接続され、これらデータ配線111は後方に配置されたメモリモジュールのバッファにも接続されている。このことからも明らかな通り、データ配線111上には、第1の実施形態と同様に、データが多重化されて伝送される。

# [0077]

他方、36ビット幅でデータの送受を行うメモリシステムでは、各メモリモジュール103上の9個のDRAM110aとバッファ105a、105bとの間で72ビット幅のデータが送受可能となる。図5に示された例では、バッファ1

05aと、当該バッファ105aの左右に配置された5個のDRAM110aとの間で、40ビット幅のデータが送受され、バッファ105bと、当該バッファ105bと、当該バッファ105bの左右に配置されたDRAM110aとの間では、32ビットのデータ幅の送受される。

### [0078]

この場合、メモリコントローラ101とバッファ105aとの間のデータ配線111及びメモリコントローラ101とバッファ105bとの間のデータ配線111は、それぞれ、20ビット幅、16ビット幅を有し、これらデータ配線111上及びコマンド・アドレス配線112上には、多重化された、即ち、パケットに圧縮されたデータ及びコマンド・アドレス信号が送受されることは、第1の実施形態と同様である。

## [0079]

図示されたメモリシステムは、各バッファ105a及び105bにより駆動されるDRAM110aの数を第1の実施形態に比較して半減することができ、メモリモジュール103上における各バッファ105a、105bにおける配線数を少なく、配線長を短くできる。更に、各バッファ105a、105bの負荷となるDRAM110aの数を少なくできるため、内部データ配線111'と、内部コマンド・アドレス配線112'及び内部クロック配線113'における入力負荷の相違を軽減でき、高周波動作に適したメモリシステムを構成できる。

## [0080]

尚、図4に示されたメモリシステムにおいて、36ビット幅のデータをメモリコントローラ101とバッファ105a、105bとの間で送受するメモリシステムでは、図5からも明らかな通り、図4の破線で囲まれたDRAM110aが接続されることは言うまでもない。

#### [0081]

図4及び図5に示された第2の実施形態に係るメモリシステムは、種々の変形が可能である。例えば、2つのバッファの両側に配置されるDRAMとして、4ビット単位でデータの入出力を行う×4構成のDRAM、或いは、16ビット単位でデータの送受を行う×16構成のDRAMが使用されても良い。また、本発

明は、各メモリモジュールのモジュール基板の一表面だけにDRAMを配置した メモリシステムだけでなく、表裏にDRAMを配置したメモリシステムにも適用 できる。更に、各メモリモジュールに配置される複数のDRAMを複数のランク に区分したシステムにも同様に適用できる。

## [0082]

上記した実施形態に係るメモリシステムでは、各メモリモジュールに与えられるコマンド・アドレス信号は、複数のバッファに対して個々に与えられるため、コマンド・アドレス信号用ピン数はバッファの個数倍となるが、コマンド・アドレス信号は多重化されているため、その増加分は大きくない。

## [0083]

図6を参照すると、本発明の第3の実施形態に係るメモリシステムの一例が示 されている。図示されたメモリシステムは、各メモリモジュールにおけるバッフ ァの数を増加させることなく、モジュールコネクタ104(図3)とバッファと の間の内部データ配線数を少なくできる構成を備えている。具体的に説明すると 、図6に示されたメモリシステムは、メモリコントローラ101と、複数のメモ リモジュール103(図では、103a、103bのみが示されている)とを備 えており、各メモリモジュール103の表裏には、それぞれ16個のDRAM110 (添字省略)が搭載されている。図示されたDRAM110は8ビット単位で書込、 読出を行う×8構成のDRAMであるものとする。また、メモリモジュール103a 及び103bの中央には、バッファ105 (11) 及び105 (21) がそれぞ れ配置されている。このうち、バッファ105(11)には、16ビット幅のデ 一タ配線(DQ) 111、コマンド・アドレス配線(Cmd/Add) 112、ク ロック配線 (CLK) 113、及び、モジュール識別配線 (MID) 114とが接 続されており、他方、バッファ105(21)には、同様に、16ビット幅のデ -9配線 (DQ) 111、コマンド・アドレス配線 (Cmd/Add) 112、ク ロック配線(CLK)113、及び、モジュール識別配線(MID)114とが接 続されている。各バッファ105(11)、105(21)の上記した配線は、 図示されないメモリモジュールのバッファに接続され、ディジーチェーンを構成 している。

## [0084]

この実施形態では、2枚のメモリモジュール103a、103bにおける合計32個のDRAM110は、それぞれ8個づつのDRAMにグループ化され、ランク1~4として動作する。この関係で、メモリモジュール103a、103bにおけるバッファ105(11)、105(21)からDRAM110への配線はメモリモジュール103a、103bの表裏の対応するそれぞれのDRAM110に対して共通に配線され、メモリモジュール103a、103b内のビィアにより互いに接続される一方、各バッファ105(11)及び105(21)の同一のDQ端子に接続されている。即ち、ランク1とランク3、及び、ランク2とランク4に使用されているそれぞれのDRAM110はメモリモジュール103a、103bの表裏の位置にありランクを選択するアドレスビットにより同一ランクのDRAMが活性化される。このことを考慮して、図6では、ランク1に属するDRAM110には、添字r1を付し、以下同様に、ランク2~4のDRAM110をr2~r4によって特徴付けている。

## [0085]

この構成では、ランク1のDRAM110を動作させる場合、メモリモジュール103a及び103bのそれぞれ4個のDRAM110r1が選択されると、各メモリモジュール103a、103bのバッファ105(11)、105(21)とDRAM110r1との間で、32ビット幅のデータが内部データ配線111を介して送受される状態になる。この状態で、バッファ105(11)、105(21)は、それぞれ16ビット幅のデータ配線111によりメモリコントローラ101と接続され、合計32ビットデータ配線としてメモリコントローラ101とのデータの送受信を行うことになる。

## [0086]

このように、2枚のメモリモジュール103a及び103bを一組として、4つのランクを構成し、ランク1とランク3、ランク2とランク4のそれぞれのメモリモジュール103a、103b内の配線を共通化することができ、メモリモジュール103a、103b内の配線数を少なくできる。

#### [0087]

ここで、図6に示されたメモリシステムは、それぞれ、直接メモリコントローラ101に接続されたバッファ105(11)及び105(21)を有している点で、第1の実施形態に係るメモリシステムとは異なっており、各メモリモジュール103a、103bの単一のバッファ105(11)及び105(21)が16ビット幅のデータ配線111によって接続されている点で、第2の実施形態に係るメモリシステムとも相違している。

## [0088]

更に、図6に示された構成では、ランク1~4を識別するために、チップセレクト信号(CS)が使用されるが、別途、ランク1~4を識別するためのビットが付加されても良い。

### [0089]

次に、図6に示されたメモリシステムの動作を説明すると、一つのコマンド・アドレス信号がメモリコントローラ101から出力されると、当該コマンド・アドレス信号は、この例では、2つのメモリモジュール103a、103bに供給される。この場合、このコマンド・アドレス信号はクロックに同期してメモリコントローラ101から出力されることは言うまでもない。当該コマンド・アドレス信号によって、2つのメモリモジュール103a、103b内における同一ランクにある8個のDRAM、例えば、ランク1のDRAM110r1が活性化され、活性化された8個のDRAM110r1と両メモリモジュール103a、103bとの間で、データの書込、読出動作が行われる。この場合、メモリモジュール103a上の4個のDRAM110r1が活性化され、バッファ105(11)との間で、32ビット幅のデータの送受が可能であり、他方、メモリモジュール103b上の4個のDRAM110r1が活性化されて、バッファ105(21)との間で、同様に、32ビット幅のデータの送受が可能である。

#### [0090]

バッファ105 (11) 及び105 (21) は、それぞれ16ビット幅のデータ配線111によりメモリコントローラ101に接続されているから、メモリコントローラ101と各バッファ105 (11)、105 (21) との間では、データが多重化されて伝送されることは、前述した実施形態と同様である。

## [0091]

メモリモジュール 103a 及び 103b に設けられたバッファ 105 (11) 及び 105 (21) には、図示されない他のメモリモジュールのバッファをそれぞれ接続することによって、ディジーチェーンを構成することができる。したがって、図示されたメモリシステムのバッファは、105 ( $12\sim1k$ ) 及び 105 ( $22\sim2k$ ) であらわすことができる(但し、k は 3 以上の正整数)。このことからも明らかな通り、図示されたメモリシステムのメモリモジュールは、必要に応じて増設できる。

## [0092]

図6に示された第3の実施形態に係るメモリシステムでは、第1の実施形態に係るメモリシステムと同一のDRAM110を備えた場合、DRAM110のランク数を2から4に増加することになる。また、この実施形態においては、各メモリモジュール内のDRAMをランク構成にすることにより、各メモリモジュール内の配線を共通化できるため、各メモリモジュール103上のレイアウトの自由度が上がり、バッファチップの数も、第2の実施形態に比較して少なくすることができると言う利点がある。更に、図6に示されているように、メモリコントローラ101からのデータは、メモリモジュール103bに対して、他のバッファを介することなく、直接、メモリモジュール103bのバッファ105(21)に与えられているから、2個のバッファ105を介してデータを送受する第1及び第2の実施形態に係るメモリシステムに比較して、バッファによるロジック遅延を削減できる。

## [0093]

図7を参照すると、本発明の第3の実施形態に係るメモリシステムの変形例が示されている。このメモリシステムは2つのメモリモジュール103a、103bだけによって構成され、メモリモジュールの増設を考慮しないメモリシステムである。この例では、メモリモジュール103a及び103bにそれぞれ設置されたバッファ105は、他のメモリモジュールに対するディジーチェーンを構成せず、終端抵抗により終端されている。換言すれば、図示された例では、カスケード接続される他のメモリモジュールは存在していないため、図7のメモリモジ

ュール103a及び103bのバッファは、それぞれ参照番号105(1)及び105(2)であらわされている。但し、各メモリモジュール103a、103b上の表裏に設けられた16個のDRAM110は4つのランクに分けられ、且つ、ランク1とランク3、ランク2とランク4のそれぞれのメモリモジュール103a、103b内の配線を共通化していることは、図6と同様である。

## [0094]

図8を参照すると、本発明の第3の実施形態に係るメモリシステムの他の変形 例が示されている。この変形例は、単一のバッファ105をそれぞれ備えた4つのメモリモジュール103a~103dを有し、これらメモリモジュールのバッファ105(1)~(4)(バッファ105(3)及び105(4)は図示せず)は、直接メモリコントローラ101に接続されている点で、図6及び図7のメモリシステムとは異なっている。このため、図8に示されたメモリシステムの各バッファ105は、32ビット幅の4分の1に相当するデータ配線本数により、メモリコントローラ101に接続されると共に、各メモリモジュール103a~103d上の×8構成のDRAM110を8ランクに区分し、これによって、各メモリモジュール103a~103dのレイアウトの自由度を向上させることができる。

#### [0095]

上記したように、本実施形態では、4枚のメモリモジュール103a~103dを一組として8ランク構成としたものである。それぞれのメモリモジュール103a~103dに16個のDRAM110が搭載されており、それぞれのメモリモジュール右側の表に配置された4個のDRAMはそれぞれランク1~4、右側の裏に配置された4個のDRAMはそれぞれランク5~8、左側表に配置された4個のDRAMはそれぞれランク5~8、左側表に配置された4個のDRAMはそれぞれランク5~8として構成されている。ランク1とランク5、ランク2とランク6、ランク3と7、ランク4とランク8はメモリモジュールの表裏の対応する位置にあり、各バッファ105(1)~(4)からDRAMへの配線は共通であり、ビィアにより接続されている。図8に示されたメモリシステムを図6に示された実施形態と比較すると、図8に示されたメモリシステムの各メモリモジュール

103(a)~(d)へのデータ配線は8ビットであり、メモリシステム全体として32ビットのデータ配線となっている点が図6と異なっている。

### [0096]

前述したように、メモリモジュール 1 0 3 a 及び 1 0 3 b のDRAM 1 1 0 は、8 つのランクに区分されており、このことを明確化するために、図 8 では、ランク 1~8のDRAM 1 1 0 をそれぞれ参照符号 1 1 0 r 1~1 1 0 r 8 で示している。

## [0097]

この構成において、アドレス信号がコマンド・アドレス信号(Cmd/Add)としてメモリコントローラ101から与えられると、メモリモジュール103 $a\sim103d$ における同一ランク、例えば、ランク1の2つのDRAM110r1が活性化され、各バッフr105(1)~105(4)との間で、16ビット幅のデータの送受できる状態となり4つのバッフr105(1)~105(4)全体では、合計64ビット幅のデータが送受可能な状態となる。各メモリモジュール103 $a\sim103d$ のデータ線111は、図示されているように、8ビット幅であり、メモリモジュール103 $a\sim103d$ の各データ線111上においては、多重化されたデータがメモリコントローラ101と各バッフr105(1)~(4)との間で送受される。

#### [0098]

図9を参照すると、本発明の第3の実施形態に係るメモリシステムの更に他の変形例が示され、2枚のメモリモジュール103a、103bを一組とし、2ランクのメモリシステムとしている。2枚のメモリモジュール103a、103bの表側に配置されたDRAM16個でランク1、裏側のDRAM16個でランク2を構成し、各DRAM110として×4構成のDRAMを使用した点で、図6のメモリシステムと異なっている。更に、図9では、各メモリモジュール103a、103bの表面に搭載された8つのDRAM110をランク1とし、裏面に搭載された8つのDRAM110をランク1とし、裏面に搭載された8つのDRAM110をランク2としている。この関係で、図9では、ランク1に属し、メモリモジュール103a及び103bに配置された16個のDRAM110を参照符号110r1であらわし、他方、ランク2に属する16個のDRAM110を参照符号110r2によってあらわしている。また、各メモリモジュール10

3 a、103bの表裏に配置されたランク1及びランク2のDRAM110r1 と110r2は、4ビット幅の内部データ配線により共通に接続されている。

## [0099]

一方、各メモリモジュール103a、103bのバッファ105は、16ビット幅のデータ線111によってメモリコントローラ101と接続され、各データ線111上には、多重化されたデータが伝送されることは他の例と同様である。この構成によっても、図6に示されたメモリシステムと同様に、メモリモジュール103a、103bの8個のDRAM110r1、110r2とバッファ105の間で、それぞれ32ビット幅のデータが伝送され、更に、各バッファ105とメモリコントローラ101との間で、16ビット幅のデータが多重化されて伝送される。

### [0100]

図10を参照すると、本発明の第3の実施形態に係るメモリシステムの更に他の変形例として、パリティビット付の36ビットのバス幅を有している例が示されている。この例では、各メモリモジュール103a、103bの表裏に、それぞれ、9個の×4構成のDRAM110が搭載されている点、及び、各メモリモジュール103a、103bのバッファ105とメモリコントローラ101との間のデータ線111が18ビット幅である点で、図9に示されたメモリシステムと異なっている。具体的に言えば、図10に示された各メモリモジュール103a、103bには、バッファ105の左側の表裏に、それぞれ4個のDRAM110、バッファ105の右側の表裏に、それぞれ5個のDRAM110が配置されている。ここでは、各メモリモジュール103a、103bの最右端表裏に配置されたDRAM110はパリティ用DRAMとして使用されるものとする。

# [0101]

この例も、図9と同様に、2枚のメモリモジュール103a、103bを一組とした2ランクのメモリシステムである。また、2枚のメモリモジュール103a、103bの表側に配置された18個のDRAMはランク1を構成し、裏側に配置された18個のDRAM110はランク2を構成している。この関係で、ランク1及び2のDRAMは、参照符号110r1及び110r2であらわされて

いる。尚、表裏に配置されたランク1及び2のDRAM110 r 1、110 r 2 の内部データ配線は、共通であることも図9と同様である。

### [0102]

更に、メモリモジュール103a及び103bのバッファ105は、それぞれ、18ビット幅に相当するデータ配線111によってメモリコントローラ101と接続されると共に、それぞれ、図示しないメモリモジュールのバッファにカスケードに接続され、ディジーチェーンを構成している。

# [0103]

この構成では、メモリコントローラ101とメモリモジュール103a又は103bとの間で、パリティ付のデータが多重化されて送受される。

### [0104]

上記した第1及び第2の実施形態と第3の実施形態とを比較すると、第1及び第2の実施形態では、カスケード接続された第2のメモリモジュール上におけるDRAMと、メモリコントローラとの間におけるデータの送受信は、2つのバッファチップを介して行われるため、バッファチップでの受送信処理に必要なロジック遅延が第3の実施形態の2倍となる。他方、第3の実施形態では、経由するバッファの数が少なくなるメリットがあるが、メモリモジュール上のDRAMのランク数を増加させる必要がある。

## [0105]

図11を参照して、前述したメモリシステムにおけるメモリコントローラ(MC)101と、各メモリモジュール103との間の信号伝送方式について、より詳細に説明する。図示された例では、説明を簡略化するために、メモリモジュール103aとメモリモジュール103bにおけるバッファ(buffer)105aと105bとがカスケードに接続されているものとする。このシステムにおいて、メモリコントローラ101は、コマンド・アドレス信号(CA)をクロック信号に同期して送信し、これらコマンド・アドレス(CA)信号及びクロック信号は、メモリモジュール103a及び103bのバッファ105a及び105bで、順次、受信される。

# [0106]

他方、データ(DQ)信号は、双方向の複数組のクロック信号(相補)CLK、CLKBに同期して、各バッファ105a、105b、及び、メモリコントローラ101で送受信される。即ち、メモリコントローラ101からメモリモジュール103a、103bのDRAMにデータを書き込む場合、データは、メモリコントローラ101から出力されるクロックに同期してバッファ105a、105bに送信され、メモリモジュール103a、103bのDRAMからデータを読み出す場合、各メモリモジュール103a、103bのDRAMからデータを読み出す場合、各メモリモジュール103a、103bのバッファ105a、105bは、DRAMの内部クロックからクロックを生成し、当該クロックに同期して、DRAMから読出データをメモリコントローラ101に出力する。尚、コマンド・アドレス信号及びデータ信号のパケット送信時には、これらコマンド・アドレス信号及びデータ信号と同時に、モジュール識別信号MIDがメモリコントローラ101から送られ、この信号MIDにより、バッファ105a、105bは、信号の有効先頭データ及び受送信先のメモリモジュールが識別される。

# [0107]

図12を参照すると、図11に示されたシステムにおけるタイミング関係が示されている。図示された例では、メモリコントローラ(MC)101から1.3 3 GHz の周波数(即ち、0.75 n s の周期)を有するクロックが生成され(図12、第1ライン参照)、当該クロックの前縁及び後縁に同期して、メモリコントローラ(MC)101からバッファに対して、データが送信されている(第3ライン参照)。この結果、データは、2.66 G b p s の伝送速度でメモリコントローラ(MC)101からバッファ105 a、105 b に送出される。

### [0108]

他方、各バッファ105a、105bからDRAMに対しては、666MHzの周波数(1.5 n s の周期)を有する内部クロックが生成され(第2ライン参照)、バッファの内部レイテンシー時間経過後、当該内部クロックの前縁及び後縁に同期して、バッファに受信されたデータは、DRAMに1.33 G b p s の 伝送速度で書き込まれる(第4ライン参照)。

#### [0109]

次に、コマンド・アドレス信号 (CA) は、1.33GHzの周波数を有する

クロックの前縁及び後縁に同期して、メモリコントローラ(MC)101からバッファ105a、105bに出力され(第5ライン参照)、当該コマンド・アドレス信号(CA)は、バッファ内部のレイテンシー時間経過後、内部クロックの前縁に同期して、バッファからDRAMに出力される(第6ライン参照)。このため、コマンド・アドレス信号(CA)は、メモリコントローラ(MC)からバッファ105a、105bに対して、2.66Gbpsの伝送速度で出力され、バッファからDRAMに対して、666Mbpsの伝送速度で出力される。また、モジュール識別信号MIDは、メモリコントローラ(MC)からバッファに対して、1.33GHzのクロックの前縁及び後縁に同期して、2.66Gbpsの伝送速度でメモリコントローラ(MC)から出力されている。

# [0110]

このことからも明らかな通り、メモリコントローラ(MC) 101とバッファ 105 a、105 b との間では、データは、DRAMのデータ周波数の 2 倍、コマンド・アドレス信号(CA)は 4 倍の周波数でメモリコントローラ(MC)とバッファとの間を伝達されている。したがって、各メモリモジュール上のバッファでは、データ及びコマンド・アドレス信号を分周器等により、それぞれ、1/2 2 及び 1/4 の周波数に落とされてDRAMに伝達される。

# [0111]

ここでは、メモリシステムとしては8ビット連続データ(バースト)を処理するものとする。即ち、メモリコントローラ(MC)101からバッファにたいしては、32ビットのデータバスのそれぞれに16ビットの連続データを2.66 Gbpsの伝送速度で出力し、バッファにおいて16ビットの連続データを交互にDRAMの2つのDQピンに、伝送速度1.33Gbpsの8ビット連続データとして出力するものとする。

# [0112]

また、コマンド・アドレス信号はMCからバッファに対して2.66Gbpsの伝送速度で出力され、一つのコマンド・アドレス信号線の例えば4ビットのデータはバッファにおいてそれぞれのビットが4つのコマンド・アドレス信号線へ分配され666Mbpsの伝送速度でDRAMに供給される。

# [0113]

次に、前述した動作をデータの書込及び読出動作、並びに、コマンド・アドレス信号の転送動作に分けて、更に、詳細に説明する。図13には、メモリコントローラ(MC)からDRAMに対してデータの書込動作が示されている。上記した通り、メモリコントローラ(MC)101は、1.33GHzのクロックをバッファ105に対して出力している(第1ライン)。このクロックに同期して、モジュール識別信号MID及びデータDQ0mがメモリモジュール101から出力されている(第3及び第4ライン参照)。

# [0114]

ここで、モジュール識別信号MIDには、有効データ先頭識別信号と行先アド レスとが含まれており、データDQ0mには、DRAMの2つのDQピンに分配 されるべき2系列のデータ列DQ0、DQ1とが含まれている。ここで、データ 列DQ0は、連続した8ビットデータDQ00、10、20、30... 70とな り、他方、データ列DQ1は、連続した8ビットデータDQ01、11、21、 31... 71となる。図13の第4ラインに示されているように、データDQ 0mには、データ列DQ0とDQ1の単位データが交互に、第1ラインに示され たクロックの前縁及び後縁に同期して、配置されており、このデータDQ0mは メモリコントローラ(MC)101からバッファ105aへクロックに同期して 出力される。ここで、メモリコントローラ(MC)からバッファへのデータ配線 が合計32本の場合は、各データ配線からDRAMの2つのDQ端子へデータが 供給されるため、システム全体としては64ビット幅で8ビット連続データを処 理することになる。モジュール識別データMIDは第1段目のバッファ105a で当該バッファ105aの属するメモリモジュール103a宛でないことが識別 されると、次段のメモリモジュール103bに、データDQ0mと共に転送され る (第3及び第4ライン参照)。

#### [0115]

次に、メモリモジュール 105a 内のバッファ 105a では、第 2 ラインに示すように、1.33 GH z のクロックを 2 分周した 666 MH z の内部クロックを発生し、DRAMに出力する。前述したモジュール識別信号MIDによって、

メモリモジュール103aが指定されている場合、図示されたデータDQ0mは、バッファレイテンシー経過後、内部クロックに同期して、所定のDRAMに書き込まれる。図示された例では、内部クロックの前縁及び後縁に同期して、データ列DQ0及びDQ1が第5及び第6ラインに示すように、バッファ105aから2つのDRAMにそれぞれ出力される。

# [0116]

次に、図14を参照して、DRAMからデータDQ0mを読み出す場合の動作 を説明する。この場合、メモリモジュール103aのDRAMからバッファ10 5 a を通して、データDQ0mがメモリコントローラ(MC)101に読み出さ れるものとする。まず、バッファ105aは、DRAMに対して666MHzの 内部クロック (図14の第2ライン)を出力しており、他方、メモリコントロー ラ (MC) 101に対して、1.33GHzの周波数を有するクロック(第1ラ イン参照)を出力している。この状態で、DRAMの2つのDQ端子から、デー タ列DQ0及びDQ1が読み出されるものとする。ここで、データ列DQ0及び DQ1は、それぞれ、単位データD00、10、20... 70及び単位データ D01、11、21...71を含んでいるものとする(第5及び第6ライン参照 )。これら単位データは、内部クロックに同期して、2つのDQ端子からバッフ ァ105aに送出される。バッファ105aでは、当該バッファ105aの属す るメモリモジュール103aをあらわすモジュール識別信号MIDを有効データ 先頭識別信号として、メモリコントローラ (MC) に出力する (第3ライン参照 )。続いて、2つのDQ端子からのデータ列DQ0、DQ1の連続した8ビット 単位データを交互に組み合わせて多重化し、バッファ105aとメモリコントロ ーラ101間のクロックに同期して、メモリコントローラ101に16ビットの 読出データDQ0mとして出力する。また、バッファ105bのように、バッフ ァ105aの後段にあるバッファの場合、データDQ0mは、前段のバッファ1 05 a を通してメモリコントローラ (MC) に与えられる。

# [0117]

このように、メモリコントローラ (MC) 101と各バッファ105a、10 5bとの間におけるデータの伝送速度及びクロック周波数は、各バッファ105 a、105bとDRAM間のデータ伝送速度及びクロック周波数よりも速いことが分かる。この構成により、メモリコントローラ(MC)101とバッファ間の配線数を少なくして、各DRAMの動作速度に応じた伝送速度で、データの書込、読出を行うことができる。

# [0118]

更に、図15を参照すると、メモリコントローラ(MC) 1 0 1 からメモリモジュールに対してコマンド・アドレス信号が与えられる場合の動作が示されている。前述したように、メモリコントローラ(MC) 1 0 1 からバッファ 1 0 5 a 、 1 0 5 b に対して 1 . 3 3 G H z の周波数を有するクロックが供給されており(第1ライン参照)、各バッファ 1 0 5 と DRAM 1 1 0 との間では、6 6 6 M H z の内部クロックが使用されているものとする(第2ライン参照)。この場合、モジュール識別信号MIDは、コマンド・アドレス信号 CA0 mの先頭識別信号及び行先アドレス信号と含んであり、これらコマンド・アドレス信号 CA0 mの先頭識別信号及び行先アドレス信号は、1 . 3 3 G H z のクロックの前縁及び後縁に同期して、メモリコントローラ(MC) 1 0 1 から出力され(第3ライン参照)、このMIDは、前段のメモリモジュール 1 0 3 a のバッファ 1 0 5 a と次段のメモリモジュール 1 0 3 b のバッファ 1 0 5 b にも転送されている。

# [0119]

ードやDRAM及びDRAM内のメモリセルが選択されることになる。

# [0120]

上記した説明では、主に、メモリコントローラ(MC) 101とメモリモジュール103間の信号伝送について説明したが、各メモリモジュール103と当該メモリモジュール103内のDRAMとの間においても信号伝送が高速で行えることが望ましい。

# [0121]

このため、本発明は、バッファ105とDRAMとの間で、データを高速で伝送する方法を提案する。尚、以下の説明では、前述した本発明の第1乃至第3の実施形態に係るメモリシステムに、本発明に係るデータ伝送方法を適用した場合を説明するが、必ずしも、前述したメモリシステムに限定されない。

# [0122]

図16を参照すると、前述したメモリシステムのメモリモジュール103内の DRAM110及びバッファ105が示されている。 図16において、DRA M105は、データストローブ信号DQS(及び相補のDQS\*)(以下では、 DQSについてのみ説明する)により、バッファ105とDRAM110との間で、データの受送信を行なっている。この場合、データストローブ信号DQSは、クロックに同期して生成されると共に、データDQを双方向に伝送する際に、 データDQの送信方向に伝送される。例えば、データDQをDRAM110からバッファ105の方向に伝送する場合、データストローブ信号DQSも同様にDRAM110からバッファ105に出力される。尚、バッファ105からDRA M110でデータを伝送する場合も同様である。

# [0123]

次に、図17(a)を参照すると、図16においてバッファ105からDRA M110にデータを書き込む場合の動作が示されており、図17(b)には、DRAM110からデータを読み出す場合の動作が示されている。先ず、図17(a)に示すように、データ書込の場合、バッファからDRAMへ書込コマンド(WRT)及びアドレス(Add)が与えられた後、クロックの前縁及び後縁に同期して、データストローブ信号DQSと共に、データの書込が行われ、この書込

動作はストローブ信号DQSが与えられている間、継続する。このため、データは、コマンド・アドレス信号の生成後、所定のレイテンシー時間経過(図ではW L=4)してから、書き込まれることになる。

# [0124]

また、図17(b)に示すように、データの読出の場合にも、読出コマンド(RED)及びアドレス(Add)がバッファからDRAMへ与えられ、クロックの前縁及び後縁に同期してデータストローブ信号DQSと共にデータの読出が行われる。

# [0125]

このように、データストローブ信号DQSを使用する場合、データはデータストローブ信号DQSにタイミングが整合されて送信され、データストローブ信号DQSにより受信されることになる。このように、データストローブ信号を用いた送受信方式では、受信側デバイス内部で、データストローブ信号DQSとデータDQのロジック、レイアウト遅延をあわせる必要がある。しかしながら、温度変動、電圧変動により遅延が変化すると、デバイスの受信可能な信号セットアップ、ホールド時間が悪化する。より高周波の動作のためにはより短いセットアップ、ホールド時間が要求されるため、データストローブ信号を双方向に伝送する方式では、高速化に限界がある。

# [0126]

DRAM110とバッファ105間のデータ送受信をより高速に行うために、本発明では、前述したデータストローブ信号DQSにかわり、常時データ信号のタイミングで双方向に伝送され、DRAM110及びバッファ105でそれぞれ送受信される信号(ここでは、データフェーズ信号DPSと呼ぶ)を使用することを提案する。このように、常時、双方向に送受されるデータフェーズ信号DPSを用いることにより、各デバイス内では、DLLを使用して送受信クロックを再生することができる。更に、DLLを使用した場合、まず、レプリカ遅延により温度変動、電圧変動をキャンセルすることができ、また、クロックを最適タイミングに設定できるので遅延ロジックを介在させないでデータ受信が可能となる。したがって、より短いセットアップ、ホールド時間にすることができる。

# [0127]

図18を参照すると、DRAM110とバッファ105間で、上記したデータフェーズ信号DPSを使用してデータ伝送を行うデータ伝送システムの概略構成が示されている。図16と比較しても明らかな通り、図18に示されたデータ伝送システムでは、データストローブ信号DQSの代わりに、データフェーズ信号DPSがバッファ105とDRAM110との間で、双方向に送受され、当該データフェーズ信号DPSは、バッファ105又はDRAM110から送信されるデータDQのタイミング信号として、他方のデバイスに供給されている。具体的には、バッファ105からデータDQをDRAM110に書き込む場合、所定の書込タイミングでライトデータフェーズ信号DPSが、書込データDQと共にバッファ105からDRAM110に供給され、他方、DRAM110からバッファ105にデータDQを読み出す場合、上記書込タイミングとは異なるタイミングで生成されるリードデータフェーズ信号DPSが、読出データDQと共にDRAM110からバッファ105に供給される。

# [0128]

DRAM110及びバッファ105では、それぞれ書込タイミング及び読出タイミングを識別することにより、ライトデータフェーズ信号及びリードデータフェーズ信号 (DPS) を抽出し、抽出されたライトデータフェーズ信号及びリードデータフェーズ信号 (DPS) により、データDQの書込或いは読出を行う。このことからも明らかな通り、バッファ105及びDRAM110は、前述したDLLのほかに、ライトデータフェーズ信号及びリードデータフェーズ信号 (DPS) のタイミングを識別する回路を備えている。

# [0129]

図19を参照すると、1ランク構成におけるバッファ105と1ランク構成のDRAM110との間で、データフェーズ信号DPSを送受する場合に使用されるバッファ105及びDRAM110のドライバ回路及びレシーバ回路(即ち、送受信回路)が示されている。図示されているように、バッファ105及びDRAM110のドライバはそれぞれオープンドレイン構成のNチャネルMOSトランジスタを備えている。DRAM110のNチャネルMOSトランジスタのドレ

インには、可変抵抗が終端抵抗として接続され、他方、バッファ105のNチャネルMOSトランジスタのドレインには、固定抵抗が終端抵抗として接続されている。このように、可変抵抗を接続した場合、DRAM側のランク構成により、抵抗値を調整できる。尚、終端抵抗は、DRAM110及びバッファ105のデバイス内部に設けられているが、デバイス外部に設けられても良いことは言うまでもない。また、DRAM110及びバッファ105における両トランジスタのドレインに接続されたデータフェーズ信号DPS伝送用信号線は、それぞれ、増幅器を介して、DRAM110及びバッファ105の内部回路に接続されている

# [0130]

図19に示された構成において、バッファ105のNチャネルMOSトランジスタのゲートには、所定のタイミング及び周期でタイミング信号が与えられ、バッファ105のNチャネルMOSトランジスタはこのタイミング信号によりオンオフされて、書込データフェーズ信号DPSが、バッファ105からDRAM110に供給される一方、バッファ105内部にも、供給される。他方、DRAM110のNチャネルMOSトランジスタのゲートには、バッファ105のタイミング信号とは異なる位相を有し、同一の周期で生成されるタイミング信号が与えられ、DRAM110のNチャネルMOSトランジスタは、当該タイミング信号によりオンオフされる結果、読出データフェーズ信号DPSが、DRAM110からバッファ105に供給されると共に、DRAM110の内部にも供給される。図示されているように、DRAM110及びバッファ105内のドライバーはオープンドレインとなっているのでバスは、いわばワイアードOR構成となっており、且つ、DRAM110及びバッファ105からのデータフェーズ信号DPSは異なるタイミングで出力されるから、両信号が同一の信号線上に出力されても互いに衝突することはない。

# [0131]

図20を参照すると、バッファ105に対して、2ランク構成で2個のDRA M110が接続された場合におけるデータフェーズ信号DPS送受用ドライバ回路が示されている。図からも明らかな通り、単一のデータフェーズ信号DPS信

号線に、2つのDRAM110のドライバが接続されている点で、図19とは相違しているが、各DRAM110内の構成は、同じである。尚、DRAM110内のNチャネルMOSトランジスタのドレインには、可変抵抗が接続されており、この例では、2ランクのDRAM110に適した抵抗値に調整されている。

# [0132]

図21(a)及び(b)を図18と共に参照して、DRAM110に対して、データDQを書き込む場合の動作(即ち、ライト動作)、及び、DRAM110からデータDQを読み出す場合の動作(即ち、リード動作)をそれぞれ説明する。図21(a)に示されているように、ライト動作の際、バッファ105は、書込(ライト)コマンド(WRT)、アドレス信号(Add)をクロックに同期してDRAM110に供給する。このとき、データフェーズ信号DPSとして、書込(ライト)データフェーズ信号WDPSがバッファ105からDRAM110に送信されている(第4ライン参照)。図示された書込データフェーズ信号WDPSは、クロックの1/4の周期を有するパルス列における各パルスの前縁(立ち上り)タイミングによって特徴付けられている。

## [0133]

一方、当該書込データフェーズ信号WDPSと衝突しないタイミング(ここでは、2クロック分ずれたタイミング)で、同一の信号線上に、読出(リード)データフェーズ信号RDPSがDRAM110からバッファ105に多重化された形で送信されている。図21(b)第4ラインに示されているように、読出データフェーズ信号RDPSは、書込データフェーズ信号WDPSと同様にクロックの1/4の周期を有するパルス列の前縁(立ち上り)タイミングによって特徴付けられており、書込データフェーズ信号WDPSの中間に配置される。このように、書込データフェーズ信号WDPSと読出データフェーズ信号RDPSとのタイミングをずらすことにより、単一の信号線上で、両者が衝突するのを防止している。尚、図示された例では、書込データフェーズ信号WDPSと読出データフェーズ信号RDPSとのタイミングを2クロック分だけずらしているが、両者が衝突しないタイミングであれば、これに限定されないことは言うまでもない。

# [0134]

図21(a)を更に参照すると、バッファ105からのライト動作では、バッファ105でクロックと書込データフェーズ信号(WDPS)の位相は一致しているが、DRAMから送信される読出データフェーズ信号(RDPS)の位相は一致していない。データDQはクロックの立ち上がり(前縁)、立下り(後縁)のエッジが信号有効の中心になるように、書込レイテンシー時間経過後(WL=4)、書き込まれる。

# [0135]

図21(b)に示す読出(リード)動作時、DRAM110は、読出データフェーズ信号(RDPS)から当該DRAM110におけるクロックを再生する。再生されたクロックにタイミンクを合わせて、データDQがDRAM110からバッファ105に送信される。図示された例では、データのタイミングをクロックエッジに一致させているが、有効幅の中心をクロックエッジに揃えても良い。

# [0136]

前述した例では、DRAM110とバッファ105は、双方向に同じ信号線上に、データフェーズ信号DPSを通常動作時、即ち、パワーセーブモード以外の動作時に、常時、送信している。また、DRAM110及びバッファ105のドライバーは、2クロックだけ異なるタイミングで動作すると共に、図19及び図20に示されているように、オープンドレイン構成を採用しているため、バスは、いわばワイアードOR構成となっておりバスファイトすることはない。

# [0137]

図21 (a) 及び(b) では、書込(ライト)時、及び、読出(リード)時におけるクロックと、書込、読出データフェーズ信号WDPS、RDPSとのタイミング関係、及び、テータと、クロック及びデータフェーズ信号(WDPS、RDPS)とのタイミング関係を説明したが、これらデータフェーズ信号(WDPS、RDPS)を受けたDRAM110及びバッファ105では、データフェーズ信号(WDPS、RDPS)から内部でデータ送受信用クロックを再生する必要がある。

## [0138]

次に、図22を参照して、メモリシステム動作開始時に、本発明に係るデータ

フェーズ信号DPS (ライト又はリードデータフェーズ信号WDPS、RDPS) から、DRAM110、及び、バッファ105が内部でデータ受送信用クロックを再生する手順を説明する。

# [0139]

まず、バッファ105は、DRAM110に対してクロックを送信している(第1ライン参照)。この例では、666MHzの周波数を有するクロックがバッファ105で発生されている。この状態で、バッファ105は、書込データフェーズ信号WDPS(第2ライン参照)をクロックに同期して送信する。図示された書込データフェーズ信号WDPSは、クロックを4分周することによって生成されており、結果的に、 書込データフェーズ信号WDPSは(666/4)MHzの周波数(即ち、クロックの4倍周期)を有しており、当該書込データフェーズ信号WDPSは、時間的に遅延して、DRAM110に入力される(第3ライン参照)。

# [0140]

DRAM110は、その内部に設けられたDLLにより、書込データフェーズ信号WDPSからデータ(DQ)受信用タイミングを定める内部クロックを再生クロックとして生成する(第4ライン参照)。図示された内部クロックは666 MHzの周波数を有している。

## [0141]

更に、図22に示されているように、DRAM110は、データ(DQ)受信用クロックを内部クロックとして再生後、書込データフェーズ信号WDPSと内部クロックとから、内部クロックを2クロックだけずらすことにより、実線で示されている読出データフェーズ信号RDPSを生成し、当該読出データフェーズ信号RDPSをバッファ105に送信する(第5ライン参照)。図22に示されているように、読出データフェーズ信号RDPSは、内部クロックの4倍周期を有し、破線で示された書込データフェーズ信号WDPSと衝突しないように生成されている。

#### [0142]

この読出データバッファ信号RDPSは、時間的に遅延して、バッファ105

に受信され(第6ライン参照)、バッファ105は、受信した読出データバッファ信号RDPSから、DRAM110からのデータをバッファ105内で受信する666MHzのデータ(DQ)受信クロックを再生する(第7ライン参照)。 尚、図22に示されたタイミングチャートは、データフェーズ信号DPSとクロックとのタイミング関係を概念的に説明しており、実際には、後述するように、データ受信用、データ出力用DRAM内部クロックは、それぞれ、最適な内部タイミングで生成される。また、図示されたクロックは、データフェーズ信号DPSの4倍周期でなくても良く、また、多相のクロックであってもよい。

## [0143]

いずれにしても、DRAM110及びバッファ105内における受送信用クロックをデータフェーズ信号WDPS、RDPSから再生することが、図示された 伝送方式の特徴である。

### [0144]

図23を参照して、前述した動作を行うDRAM110の具体的な構成を説明する。図では、バッファ105との間で、データフェーズ信号DPS及びデータ(DQ)を送受するインタフェースのみが示されており、データ(DQ)を書込及び読出すメモリセル領域は図23では省略されている。尚、DRAM110のメモリセル領域は、データ(DQ)出力ドライバー201及びデータレシーバ202に接続され、データ(DQ)の読出し、書き込みが行われる。更に、図示されたDRAM110は、DLLによって構成されたクロック再生位相調整及び逓倍回路205を備えており、当該DLL205には、書込データフェーズ信号WDPSが入力される一方、当該DLL205からの読出データフェーズ信号RDPSがDPS出力ドライバー206を介して出力される。このことからも明らかな通り、図示されたDLL205は、複数の遅延セルを含む遅延線、位相検出器、積分器、及び、周波数逓倍器をも備えているものとする。

# [0145]

更に、具体的に説明すると、DLL205には、書込及び読出データフェーズ信号WDPS及びRDPSを含むデータフェーズ信号DPSが与えられており、このデータフェーズ信号は受信位相比較回路206及び出力位相比較回路209

にも与えられている。DLL205は、書込データフェーズ信号WDPSからデータ受信用DRAM内部クロックを再生すると共に、データ受信用フィードバッククロックを生成する。データ受信用DRAM内部クロックはデータレシーバ202に与えられ、データDQを書き込むために使用される一方、データ受信用フィードバッククロックは受信用レプリカ208に与えられ、受信用レプリカ208で4分周することにより、受信した書込データフェーズ信号WDPSのレプリカ信号が受信位相比較回路206に出力される。受信位相比較回路206は、受信用レプリカ208からのレプリカ信号により、読出データフェーズ信号RDPSをサプレスして、書込データフェーズ信号WDPSのみについて、DPS出力用DRAM内部クロックとの間の受信位相調整信号をDLL205に出力する。

## [0146]

また、図示されたDLL205は、更に、データ受信用DRAM内部クロックを2クロックだけ遅延させることにより、読出データフェーズ信号RDPS出力用DRAM内部クロック、データ出力用フィードバッククロック、及び、データ出力用DRAM内部クロックを出力する。このうち、DPS出力用DRAM内部クロックはDPS出力ドライバー207及び出力位相比較回路209に与えられ、データ出力用DRAM内部クロックはデータ出力用ドライバ201に供給される。更に、データ出力用フィードバッククロックは出力レプリカ210に与えられ、出力レプリカ210は、読出データフェーズ信号RDPSのレプリカ信号を出力位相比較回路209に出力する。DPS出力ドライバー207は、DPS出力用DRAM内部クロックに応答して、読出データフェーズ信号RDPSをバッファ105に送出する。

#### [0147]

出力位相比較回路209では、出力レプリカ210から与えられる読出レプリカ信号によって、書込データフェーズ信号WDPSのタイミングをサプレスした状態で、読出データフェーズ信号RDPSとDLL205の出力とを位相比較して、比較結果に応じた出力位相調整信号をDLL205に出力する。この結果、図示されたDRAM110からは、バッファ105に対して読出データフェーズ信号RDPSが送信される。

# [0148]

このように、図示されたDRAM110では、DRAM110が読出データフェーズ信号RDPSを送信するときに、位相比較を行わないように、DPS出力用DRAM内部クロックを出力すると共に、書込データフェーズ信号WDPSを受信するときに、DPS出力用DRAM内部クロックを受信位相比較回路206に入力させて比較値のDLL205へのフィードバックを禁止する動作が行われる。

# [0149]

図24を参照して、図23に示されたDRAM110との間で、データの送受を行うバッファ105の具体的な構成を説明する。バッファ105は、図23に示されたDRAM110と同様に、データをDRAM110に出力するためのDQ出力ドライバー301及びDRAM110からの読出データを受信するデータレシーバ302を備えると共に、データフェーズ信号DPS送受用のクロック再生位相調整及び逓倍回路を構成するDLL305とを有している。更に、図示されたバッファ105内では、DPS出力用バッファ内部クロックが図示しないクロック発生器によって発生されており、当該DPS出力用バッファ内部クロックは、DPS出力ドライバー307及び受信位相比較回路306に供給されている。DPS出力ドライバー307は、与えられるクロックを4分周して、書込データフェーズ信号DPS(即ち、WDPS)をDRAM110に出力すると共に、当該書込データフェーズ信号WDPSはバッファ105内のDLL305及び受信位相比較回路306にも与えられている。

# [0150]

この状態で、DRAM110から、読出データフェーズ信号RDPSを受けると、バッファ105のDLL305は、データ受信用バッファ内部クロック及びデータ受信用フィードバッククロックとを生成し、データレシーバ302及び受信用レプリカ308にそれぞれ出力する。受信用レプリカ308では、データ受信用フィードバッククロックから読出データフィードバック信号RDPSのレプリカ信号を受信位相比較回路306に出力する。この結果、受信位相比較回路306は、バッファ105から出力される書込データフェーズ信号WDPSを無視

して、読出データフェーズ信号RDPSの位相について受信位相調整信号をDLL305に出力する。

### [0151]

図示されたバッファ105では、DRAM110からの読出データフェーズ信号RDPSからクロックを再生するように、DPS出力用バッファ内部クロック信号を受信位相比較回路306に入力させて比較値のDLLへのフィードバックを禁止させている。

### [0152]

図25には、図23に示されたDRAM110における動作開始時のタイミングチャートが示されており、図26には、DRAM110の通常動作時のタイミングチャートが示されている。図25に示す動作開始時には、DRAM110からは、読出データフェーズ信号RDPSはバッファ105に出力されない。図25では、図22と同様に、666MHzのDPS出力用バッファ内部クロックがバッファ105で生成され、当該クロックはDPS出力ドライバー307(図24)によって4分周されて書込データフェーズ信号WDPSがクロックに同期して出力される(図25、第2ライン)。この書込データフェーズ信号WDPSは、時間的に遅延してDRAM110に入力され(第3ライン)、更に、DRAM110内では、DLL205によって、受信されたWDPSに対して位相の進んだデータ受信用フィードバッククロックが生成され(第4ライン)、受信用レプリカ208に出力され、当該受信レプリカ208から、WDPSのレプリカ信号が受信位相比較回路206に出力される(第5ライン参照)。

#### [0153]

DRAM110のDLL205では、受信位相比較回路206からの受信位相調整信号及び受信したWDPSにしたがって、データ受信用DRAM内部クロックをデータレシーバ202に出力する(第6ライン参照)。更に、DRAM110のDLL205は内部クロックに対して進み位相を有するデータ出力用フィードバッククロックを出力レプリカ210に出力する(第7ライン参照)一方、当該データ出力用フィードバッククロックに同期して、データ出力用DRAM内部クロックをDQ出力ドライバー201に供給する(第9ライン参照)。また、図

25の第8ラインに示されているように、出力レプリカ210からは、データ出力用フィードバック信号がレプリカ信号として、出力位相比較回路209に供給され、このレプリカ信号の存在のもとに、位相比較が行われ、第10ラインに示されるようなDPS出力用DRAM内部クロックがDPS出力ドライバー207に出力される。

# [0154]

次に、図26を参照して、図23に示されたDRAM110の通常動作を説明する。この場合、図25の第2ライン及び第3ラインに示すように、バッファ110から書込データフェーズ信号WDPSが出力され、他方、DRAM110からは、読出データフェーズ信号RDPS(太線参照)が出力される。この場合、バッファ105では、DPS出力用クロックが発生され、これに同期した書込データフェーズ信号WDPSがDRAM110に送信され、DRAM110において、データ受信用フィードバッククロック、データ受信用フィードバッククロックのレプリカ信号、データ受信用DRAM内部クロック、データ出力用フィードバッククロック、及び、データ出力用DRAM内部クロックが発生されることは、図25と同様である(第4、5、6、7、8ライン参照)。更に、第9ラインに示すように、データ出力用DRAM内部クロックが発生されると、DLL205では、当該内部クロックを2クロック遅延させることにより、DPS出力用DRAM内部クロックを発生し、当該クロックに応じて、DPS出力ドライバー207から、読出データフェーズ信号RDPSを第10ラインの太線で示すように発生し、当該RDPSは、第2ラインに示すように、バッファ105で受信される。

## [0155]

図27には、上記したRDPSを受信した場合におけるバッファ105(図24)のタイミングチャートが示されており、DRAM110から送信されるデータは本実施形態では読出データフェーズ信号RDPSのエッジに位相を合わせているものとし、この関係で、バッファ105では、受信用バッファ内部クロックの位相をテータ受信用フィードバッククロックから得られる受信用レプリカ308からのレプリカ信号の位相に対して、1/4だけシフトしている。

#### [0156]

以上の実施例ではデータフェーズシグナルから内部クロック信号を再生する場合、データフェーズシグナルからダイレクトにクロック再生する方式を示した。

# [0157]

図28及び図29を参照すると、図23及び図24にそれぞれ示されたDRAM110及びバッファ105の変形例が示されている。図28に示されたDRAM110では、クロックCLKが外部からDLL205に与えられており、データフェーズ信号DPSがDLL205に与えられていない点で、図23に示されたDRAM110と相違している。この関係で、図示されたDLL205は、クロック再生位相調整回路として動作するだけでなく、クロックを分周する分周回路としても動作する。この構成では、クロック再生の際、外部クロック信号CLKをクロックソースとしてDLL205に供給し、当該クロックの位相のみをDLL205で調整していることが分かる。このように、外部クロックCLKをDLL205に与え、当該DLL205によって、クロックを位相調整することによっても、受信した書込データフェーズ信号WDPSから、データ受信用DRAM内部クロック及びデータ受信用フィードバッククロックを再生でき、また、DPS出力用DRAM内部クロックを発生して読出データフェーズ信号RDPSをバッファ105に送信することができる。

## [0158]

図29に示されたバッファ105も、バッファ内部クロック信号がクロック位 相調整回路として動作するDLL305に与えられている点で、図24に示されたバッファ105と相違している。図29に示された構成のバッファ105を使 用した場合、DLL305は、受信位相比較回路306からの受信位相調整信号 にしたがって、クロックの位相調整を行い、データ受信用バッファ内部クロック 及びデータ受信用フィードバッククロックを生成することができる。

## [0159]

図30を参照して、図28及び29に示されたバッファ105及びDRAM110の動作を説明する。この例では、DRAM110は、読出データフェーズ信号RDPSを出力しない初期状態の動作が示されている。図25と比較すると、図30に示された例では、DRAM110において、バッファ105と同様に、

666MHzの外部クロックが生成されている点で、図25と相違している(第3ライン参照)。他の動作は、当該外部クロックを参照して行われる点以外、図25と同様であるので、ここでは、説明を省略する。

# [0160]

図31乃至図33を参照して、本発明に係るメモリシステムにおけるバッファ105とDRAM110間伝送方式の他の例を説明する。先に説明した例では、データフェーズ信号DPSを書込及び読出データフェーズ信号WDPS及びRDPSとして、バッファ105及びDRAM110の双方向から出力する場合について説明したが、図31では、書込データフェーズ信号WDPS及び読出データフェーズ信号RDPSを異なる信号線上にバッファ105及びDRAM110から出力していることが分かる。他のクロック(CLK)、コマンド・アドレス(Cmd/Add)、及び、データDQは、図18と同様である。この構成を採用することにより、単一の信号線上に、2つのデータフェーズ信号WDPS、RDPSを多重化する必要がないため、バッファ105及びDRAM110に使用されるDLLの構成を簡略化できる。

# [0161]

図32を参照して、図31に示されたDRAM110のデータ書込時における動作を説明する。この場合、書込(ライト)コマンドWRT及びアドレス(Add)が、クロックに同期してバッファ105からDRAM110に出力される。このとき、書込データフェーズ信号WDPSがクロックCLKを4分周する形で、バッファ105からDRAM110に送信される(図32、第4ライン)。DRAM110内では、当該書込データフェーズ信号WDPSを基準として生成された内部クロックに応じて、データDQが所定のレイテンシー時間(WL)経過後、DRAM110内に書き込まれる(第5ライン参照)。

#### [0162]

一方、DRAM110内では、書込データフェーズ信号WDPSの受信タイミングとは異なるタイミングで、読出データフェーズ信号RDPSが書込データフェーズ信号WDPSとは異なる信号線上に出力される。

### [0163]

図33に示すように、DRAM110では、読出コマンド(RED)及びアドレス(Add)を受信すると、読出データフェーズ信号RDPS(第4ライン)に基づいて生成される内部クロック(第1ライン)にしたがって、DRAM110から読出データDQ(第5ライン)をバッファ105に出力する。図からも明らかな通り、読出データフェーズ信号RDPSの出力タイミングは、書込データフェーズ信号WDPSの受信タイミングと異なっている。この例では、書込データフェーズ信号WDPSと読出データフェーズ信号RDPSとは、両者間の相互干渉、クロストーク等の出力ノイズを回避するために、両者間に2クロック分だけずらされている。

### [0164]

次に、図34及び図35を参照して、図31に示されたDRAM110及びバッファ105の具体例を説明する。図34に示されたDRAM110を図23に示されたDRAM110とを比較すると、図34のDRAM110には、書込データフェーズ信号WDPSと読出データフェーズ信号RDPSとが互いに異なる信号線を介して、入出力されている点で、図23のDRAM110と相違している。この関係で、読出データフェーズ信号出力ドライバー207が、読出データフェーズ信号RDPS送信用信号線に接続され、DRAM110のDLL205及び書込データフェーズ信号WDPSの信号線から切り離されている点で、図23と相違しており、他の構成要素は、図23と同様である。

#### [0165]

また、図35に示されたバッファ105は、書込データフェーズ信号WDPS 送信用ドライバーが書込データフェーズ信号送信用信号線に接続され、読出デー タフェーズ信号RDPS受信用信号線及びバッファ105のDLL305から切 り離されている点で、図24のバッファ105と相違しており、それ以外の構成 要素は、図24と同様である。

## [0166]

ここで、図34及び図35に示されたDRAM110及びバッファ105間の タイミング関係を、図36を参照して概略的に説明しておく。まず、図36に示すように、バッファ105では、周波数666MHzを有するクロックを発生し (第1ライン)、当該クロックを4分周して書込データフェーズ信号WDPSを書込データフェーズ信号線上に出力する(第2ライン)。書込データフェーズ信号WDPSは、時間的に遅延して第3ラインに示すようにDRAM110に受信される。DRAM110は、受信した書込データフェーズ信号WDPSを4逓倍して周波数666MHzの内部クロックを生成し(第4ライン)、2クロックだけずらすと共に、4分周することにより、第5ラインに示すような読出データフェーズ信号RDPSを読出データフェーズ信号RDPSを読出データフェーズ信号RDPSは第6ラインに示すタイミングでバッファ105において受信され、バッファ105では、受信した読出データフェーズ信号RDPSからデータ受信用の内部クロックが第7ラインに示すように生成される。

# [0167]

図37をも参照して、図34に示されたDRAM110の通常時における動作をより詳細に説明する。尚、動作開始時における動作は、図34のDRAM110と図23のDRAM110とは同様であるので、説明を省略する。図34に示されたDRAM110には、バッファ105から書込データフェーズ信号WDPSが書込データフェーズ信号線を介して与えられ(図37、第3ライン参照)、当該書込データフェーズ信号WDPSは図34のDLL205、受信位相比較回路206及び出力位相比較回路209で受信される。この結果、受信位相比較回路206及び出力位相比較回路209には、図37の第5及び第8ラインに示すような書込データフェーズ信号WDPSがそれぞれ入力信号として与えられる。

# [0168]

DLL205は、受信位相比較回路206及び出力位相比較回路209からの受信位相調整信号及び出力位相調整信号をも参照して、図37の第4ラインに示すようなデータ受信用フィードバッククロック及び第6ラインに示すようなデータ受信用DRAM内部クロックをそれぞれ受信用レプリカ208及びデータレシーバ202に出力する。

# [0169]

更に、DLL205は、第7及び第9ラインに示すようなデータ出力用フィードバッククロック及びデータ出力用DRAM内部クロックをそれぞれ出力レプリ

カ210及びDQ出力ドライバー201に供給する。このうち、データ出力用DRAM内部クロックはDLL205内で4分周され、第10ラインに示すように、RDPS出力用DRAM内部クロックとして、RDPS出力ドライバー207 ・に供給され、当該出力ドライバー207・からは、第11ラインに示すような 読出データフェーズ信号RDPSがバッファ105に出力される。

# [0170]

図35及び図38を参照して、バッファ105における読出データ受信時の動作を説明する。WDPS出力用バッファ内部クロック(第3ライン)によって、書込データフェーズ信号WDPSが当該信号線上に出力され(第2ライン)、読出データフェーズ信号線を介して読出データフェーズ信号RDPSがバッファ105のDLL305及び受信位相比較回路306に与えられる(第5ライン)。DLL305は、受信位相比較回路306からの受信位相調整信号を参照して、第4ライン及び第6ラインに示すようなデータ受信用フィードバッククロック及びデータ受信用バッファ内部クロックを受信用レプリカ308及びデータレシーバ302に供給する。ここで、図示されたデータ受信用バッファ内部クロックは、読出データフェーズ信号RDPSに対して1/4位相だけシフトされている。

# [0171]

図39及び図40を参照して、図31に示された伝送方式を実現できるDRAM110及びバッファ105の他の例を説明する。図39に示されたDRAM110には、図28と同様にクロックCLKが外部から与えらている点で、図34のDRAM110と相違しており、他方、図40に示されたバッファ105のDLL305にバッファ内部クロック信号が与えられている点で、図35に示されたバッファ105と相違している。図39では、外部クロックがDRAM110内のDLL205に与えられ、他方、書込データフェーズ信号WDPSは受信位相比較回路206及び出力位相比較回路209に供給されている。この構成によっても、図34と同様な動作を実現できる。

# [0172]

また、図40に示されたバッファ105の受信位相比較回路306に、DRA M110からの読出データフェーズ信号RDPSが与えられ、DLL305は、

受信位相比較回路306からの受信位相調整信号及びバッファ内部クロック信号にしたがって、データ受信用フィードバッククロック及びデータ受信用バッファ内部クロックを生成している。この構成によっても、図35と同様な動作が可能である。

## [0173]

前述した伝送方式は、全てモジュール上に搭載されたバッファとDRAMとの間のデータ伝送について説明したが、本発明は、何等、これに限定されない。例えば、DRAM以外のメモリ回路、例えば、ROMにも適用可能である。更に、本発明は、双方向にデータを伝送するシステム或いはストローブ信号を必要とするようなシステムに適用しても、データ伝送を高速に行うことができる。

### [0174]

### 【発明の効果】

本発明では、メモリコントローラと、モジュール上に、メモリ回路と共に、バッファをも搭載しておき、バッファを介して、モジュール上のメモリ回路とのデータ配線を含む配線を行うと共に、データ配線を含む配線をカスケード接続することにより、配線をモジュール毎に分岐する必要がなくなるため、インピーダンスの不整合による反射等を防止でき、高周波において高速で動作できるシステムが得られる。また、本発明によれば、メモリモジュールとバッファ間の伝送速度をバッファとメモリ回路間の伝送速度よりも速くすることにより、メモリコントローラに接続されるモジュールの数を多くすることができ、且つ、メモリ回路の書込、読出速度に依存しないシステムを構成できる。

## [0175]

本発明の一実施形態では、データ配線だけでなく、クロック及びコマンド・アドレス配線をも、メモリコントローラから各モジュール上のバッファに接続することにより、モジュールに搭載された各メモリ回路とメモリコントローラとの距離をほぼ等しくすることができるため、配線毎に遅延時間が異なることによるタイミングの相違を無くすことができる。また、本発明の他の実施形態によれば、各モジュール毎に複数のバッファを設け、当該バッファをそれぞれモジュール内のメモリ回路に接続することにより、各バッファ及び配線に加わる負荷を分散で

きる。更に、本発明の別の実施形態によれば、同時に選択されるメモリ回路を複数のモジュールに分散して配置して、各モジュールのバッファを個別にメモリモジュールと配線することにより、バッファの数を増加させることなく、各バッファに加わる負荷を分散できる。

### 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施形態に係るメモリシステムを説明するためのブロック図で ある。

## 【図2】

図1に示されたメモリシステムの実際の構造を説明する概略実体配線図である

#### 【図3】

図1及び図2に示されたメモリシステムの配線をより具体的に説明する断面図である。

#### [図4]

本発明の第2の実施形態に係るメモリシステムを示すブロック図である。

#### 【図5】

図4に示されたメモリシステムを示す概略実体配線図である。

#### 【図6】

本発明の第3の実施形態に係るメモリシステムを示すブロック図である。

#### 【図7】

本発明の第3の実施形態に係るメモリシステムの第1の変形例を示すブロック 図である。

# 【図8】

本発明の第3の実施形態に係るメモリシステムの第2の変形例を示すブロック 図である。

#### 【図9】

本発明の第3の実施形態に係るメモリシステムの第3の変形例を示すブロック 図である。

# 【図10】

本発明の第3の実施形態に係るメモリシステムの第4の変形例を示すブロック 図である。

### 【図11】

本発明の第1乃至第3の実施形態において、メモリコントローラとバッファ間 の伝送方式を説明するブロック図である。

### 【図12】

図11に示された伝送方式の動作を説明するタイムチャートである。

#### 【図13】

図11に示された伝送方式の書込時における動作を説明するタイムチャートである。

## 【図14】

図11に示された伝送方式の読出時における動作を説明するタイムチャートである。

#### 【図15】

図11に示された伝送方式のコマンド・アドレス信号に係る動作を説明するタイムチャートである。

#### 【図16】

本発明の第1乃至第3の実施形態に係るメモリシステムに使用されるバッファとDRAMとの間の伝送方式を説明するブロック図である。

#### 【図17】

(a) 及び(b) は、それぞれ、図16の伝送方式における書込及び読出動作 を説明するタイムチャートである。

#### 【図18】

図16及び図17を参照して説明した伝送方式をより高速化できる本発明の伝送方式を説明するブロック図である。

## 【図19】

図18の伝送方式を採用したバッファとDRAMのドライバー部分の構成を示す回路図である。

## 【図20】

図18の伝送方式を採用したバッファとDRAMのドライバー部分の他の構成 例を示す回路図である。

## 【図21】

(a) 及び(b) は、それぞれ、図20の伝送方式を採用した場合における書 込及び読出動作を説明するタイムチャートである。

#### 【図22】

図18の伝送方式における信号のタイミング関係を概略的に説明するタイムチャートである。

#### 【図23】

図18に示された伝送方式を実現できるDRAMの構成を説明するブロック図である。

## 【図24】

図18に示された伝送方式を実現できるバッファの構成を説明するブロック図 である。

#### 【図25】

図23に示されたDRAMにおける動作開始時のタイミング関係を説明するタイミングチャートである。

#### 【図26】

図23に示されたDRAMにおける通常動作時のタイミング関係を説明するタイミングチャートである。

#### 【図27】

図24に示されたバッファの読出時におけるタイミング関係を説明するタイム チャートである。

### 【図28】

本発明に係る伝送方式を実現できるDRAMの例を示すブロック図である。

#### 【図29】

図28に示されたDRAMとの間で信号の送受を行うことができるバッファのブロック図である。

【図30】

図28に示されたDRAMの動作を説明するためのタイムチャートである。

【図31】

バッファとDRAM間の伝送方式の変形例を説明するブロック図である。

【図32】

図31に示されたDRAMの読出時の動作を説明するタイミングチャートである。

【図33】

図31に示されたDRAMの書込時における動作を説明するタイミングチャートである。

【図34】

図31に示されたDRAMの構成を具体的に説明するブロック図である。

【図35】

図31に示されたバッファの構成を具体的に説明するブロック図である。

【図36】

図34及び図35のDRAM及びバッファにおけるタイミング関係を説明する タイミングチャートである。

【図37】

図34に示されたDRAMの動作をより具体的に説明するタイミングチャートである。

【図38】

図35に示されたバッファの動作を説明するタイミングチャートである。

【図39】

図31に示された伝送方式に適用できるDRAMの他の例を示すブロック図である。

【図40】

図39に示されたDRAMと協働できるバッファの例を示すブロック図である

【符号の説明】

1 0 0	マザーボード
1 0 1	メモリコントローラ
1 0 2	クロック発生器
1 0 3	モジュール
1 0 5	バッファ
1 1 0	DRAM

データ配線 1 1 1

コマンド・アドレス配線 1 1 2

クロック配線 1 1 3 内部データ配線


111'

内部コマンド・アドレス配線 112'


内部クロック配線 113'

ページ: 62/E


【書類名】 図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】









【図9】




【図10】




【図11】




【図12】




【図13】




【図14】









【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】




【図25】






. >




【図27】

 $\langle \hat{ } \rangle$ 




[図28]




【図29】


 $\triangle$ 




【図30】




【図31】




## 【図32】



【図33】




【図34】




【図35】


Λ,



【図36】




【図37】




【図38】

j




【図39】

}



【図40】





## 【要約】

【課題】 メモリコントローラと、メモリモジュールとの間の各種配線における 分岐及びインピーダンスミスマッチによる反射信号等による影響、メモリモジュ ール内におけるデータ、コマンド・アドレス、クロックの伝送遅延による影響等 を軽減することによって、高速動作を実現できるメモリシステムを提供する。

【解決手段】 メモリコントローラと、DRAMを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のDRAMとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。データ配線、コマンド・アドレス配線、及び、クロック配線は他のメモリモジュールのバッファとカスケードに接続されても良い。メモリモジュール上のDRAMとバッファとの間では、クロックに同期したデータフェーズ信号を使用して、高速でデータ伝送が行われる。

【選択図】 図1

## 特願2002-244322

## 出願人履歴情報

識別番号

[500174247]

1. 変更年月日 [変更理由] 住 所 氏 名 2000年 7月12日 名称変更 東京都中央区八重洲2-2-1 エルピーダメモリ株式会社